Демодулятор манипулированных сигналов

(19) И 1) 50 4 Н 04 Е 2 ПИСАНИЕ ИЗОБРЕТЕНИЯ 23, дваперемножичастоты16 и 24,ьство СССР 7/4, 1982 тво СССР02, 1972,ЛИРОВАННЫХ ва эл ложенно лос про тоты и лентную с извес тойчиво ится к электрохоустойчивость.еремножителя просто ГОСУДАРСТВЕННЬЧ 1 КОМИТЕТ СССРт алйи ююпва и Отите ВТОРСКОМУ СВИДЕ;ГЕЛ(57) Изобретение атносвязи. Повышается помУстр-во содержит два два сумматора 3 и 3, шесть щателей 4, 12, 15, 19, 22 и решающих блока 5 и 17, пятьтелей 6-11, фильтр несущей 14, два фазовых детектора фильтр синхросигнала 18,- мента задержки 20 и 21. Предустр-во за счет сужения по пускания Фильтров несущей ча инхросигнала снижает эквива шумовую полосу по сравнению ным, что повышает помехоусть приема при относительно схемной реализации. 1 ил.39884 50 1 12Изобретение относится к электросвязи и может использоваться в радиотехнических системах для демодуляцииманипулированных сигналов,Цель изобретения - повышение помехоустойчивости.На чертеже представлена структурная электрическая схема демодулятораманипулированных сигналов.Демодулятор манипулированных сигналов содержит первый и второй перем.ножители 1 и 2, первый сумматор 3,первый фазовращатель 4, первый решающий блок 5, третий - восьмой перемножители 6-11 соответственно, а также второй фазовращатель 12, второйсумматор 13, фильтр 14 несущей частоты, третий фаэовращатель 5, первый фазовый детектор 16, второй решающий блок 17, Фильтр 18 синхросигнала, четвертый фазовращатель 19,первый и второй элементы 20 и 21 задержки, пятый и шестой Фаэовращатели22 и 23 и второй Фазовый детектор 24,Демодулятор манипулированных сиг"налов работает следующим образом,Входной манипулированный минимальным сдвигом сигнал, имеющий видБ, (с) Ъ,соз(Ю+У)з 1 п(ы,е+ ср,) ++ 3 з 1 и (я С+У) сов (ю 1+ Ц )где 9, н 9, - инЬормационные сигналыф 11 2И,% Ч, - круговая частота и фаза несущей частоты;й, Ф - круговая частота ифаза синхросигнала,поступает через элементы 20 и 21 задержки на третий и пятый перемножители б и 8 и через первый и второй перемножители 1 и 2 - на входы второгои первого Фазовых детекторов 24 и 16соответственно. На опорные входы фазовых детекторов 16 и 24 через Фазовращатель 15 подаются колебания несущей частоты с выхода фильтра 14 несущей частоты. При этом на выходахпервого и второго решающих блоков5 и 17, подключенных к выходам соответственно второго и первого фазовыхдетекторов 24 и 16, формируются информационные сигналы П (й) =(-)(:=1,2), которые поступают на соответствующие входы третьего и пятогопеременожителей 6 и 8. Сигналы с выходов третьего и пятого перемножителей 6 и 8 в видеБ (1) А соз(цС+Р)зхп(я,й+Ц ) + 0 15 20 25 30 35 40 45+ информационная составляющаяпоступают на входы четвертого и седьмого 7 и 10, шестого и восьмого 9 и11 перемножителей соответственно.При этом на выходах четвертого и ше-стого перемножителей 7 и 9, соединенных через третий Фаэовращатель 15с выходом фильтра 14 несущей частотысоздаются колебания синхросигналаБ (с)А соз(де+У) + информационнаясоставляющаяЦ (с)=А зь.п(р+Ф) + информационнаяЬсоставляющая.На выходах седьмого и восьмогоперемножителей 10 и 11, соединенныхчерез четвертый фазовращатель 19 свыходом фильтра 18 синхросигналасоздаются колебания, несущей частотыБ =А з 1 п(д й+(у,) + информационнаясоставляющая11 (С)А соз(Ы с+у ) + информационнаясоставляющая.Колебания Б ;Б 3 Б,Й) и УФазируются с помощью Фазовращателей 23,22,4 и 12 соответственно, затем попарно суммируются на первом и вто-,ром сумматорах 8 и 13, после чегоФильтруются соответственно фильтром18 синхросигнала и фильтром 14 несущей частоты,Амплитуды выделяемых колебанийсинхросигнала и несущей частоты достигают максимальных значений привыборе времени задержки элементами20 и 21 задержки, равным значениямвременной задержки выделенных информационных сигналов У,(1) и У (С).Предлагаемый демодулятор манипулированных сигналов за счет сужения полос пропускания фильтров несущей частоты и синхрасигнала позволяет снизить эквивалентную шумовую полосу.по сравнению с известным демодулятором, что приводит к повышению помехоустойчивости приема при относительно простой схемкой реализации. Формула изобретения Демодулятор манипулированных сигналов, содержащий первый и второй перемножители, первые входы которых объединены с входом демодулятора, первый сумматор, первый фазовращатель и первый решающий блок, последовательно сое.Техред О.Сопко Корректор В.Бутяга Редактор А.Сабо Заказ 3411/58 Тираж б 24 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж-ЗЪ, Раушская наб., д. 4/5. Производственно-полиграфическое предприятие, г.ужгород,ул.Проектная,4 3 1 диненные третий и четвертый перемножители, последовательно соединенные пятый и шестой перемножители, а также седьмой и восьмой перемножители, о т л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивос" ти, в него введены последовательно соединенные второй фазовращатель, второй сумматор, фильтр несущей частоты, третий фазовращатель, первый фазовый детектор и второй решающий блок, последовательно соединенные фильтр синхросигнала и четвертый фазовращатель, первый и второй элементы задержки, пятый и шестой фаэовращатели и второй Фазовый детектор, выход которого через первый решающий блок соединен с первым входом ,третьего перемножителя, второй вход которого соединен с выходом первого элемента задержки, а выход третьего перемножителя через последовательно соединенные седьмой перемножитель и первый фазовращатель подключен к второму входу второго сумматора, причем один выход третьего фазовращателя через последовательно соединенные дестой перемножитель, пятый фазовра.щатель и первый сумматор соединен с 239884 4входом фильтра синхросигнала, другойвыход третьего фаэовращателя подключен к первому входу второго фазовогодетектора и через последовательносоединенные четвертый перемножительи шестой фаэовращатель - к второмувходу первого сумматора, один выходчетвертого фазовращателя соединен свторым входом второго перемножителяО и через восьмой перемножитель - свходом второго фаэовращателя, другойвыход четвертого фазовращателя подключен к вторым входам первого иседьмого перемножителей, выходы первого и второго перемножителей соединены с вторыми входами второго и первого фазовых детекторов соответственно, при этом входы первого и второго элементов задержки соединены спервым входом первого перемножителя,выход второго элемента задержки черезпятый перемножитель подключен к второму .входу восьмого перемножителя,выход второго решающего блока соеди 25 нен с вторым входам пятого перемножителя и является первым выходом демодулятора, вторым выходом которогоявляется выход первого решающего блока,