Параболический интерполятор

-24Бюл. В 18 енный униос н, А. С. Анищи Рыков ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬС(57) Изобретение относится к автоматике и вычислительной технике, в частности к устройствам программногоуправления станками и отображенияграфической информации. Целью изобретения является увеличение точностиэа счет использования в интерполяторе блока управления, трех коммутаторов, трех переключателей, двух регистров, двух накапливающих сумматоров,вести элементов И, двух элементов НЕ,сумматора, управляемого сдвигателя.Блок управления содержит пять 0-триггеров, КЯ-триггеров, десять элементовИ, элемент ИЕ, пять элементов задержки, весть элементов ИЛИ и формирователь импульсов с соответствующимисвязями, 5 ил.Изобретение относится к автоматикеи вычислительной технике, а именно кустройствам программного управлениястанками, а также к устройствам отображения графической информации надисплеях или графопостроителях.Целью изобретения является увеличение точности.)На фиг. 1 приведена. структурнаясхема интерполятора; на фиг. 2 " то 10же, переключателя: на фиг. 3 - тоже, логического блока; на фиг. 4 то же, коммутатора; на фиг. 5 - тожеблока управления,В параболический интерполятор входят (фиг. 1) два и-разрядных регистра 1, и-разрядный накапливающий сумматор 2, (п+1)-разрядный накапливающий сумматор 3, и"разрядный комбинационный сумматор 4, три коммутатора 205, (и+1)-разрядный управляемый сдвигатель 6, три переключателя 7 кодачисла, два логических блока 8, блок9 управления.Выходы 10-17 блока 9 управления 25соединены с синхровходами 18 обоих:,22 и входом 23 сброса первого накапливающего сумматора 3 соответственно,Входы 24-26 блока 9 управления 35связаны с входом запуска интерполятора, со знаковым разрядом 27 комбинационного сумматора 4, со знаковым разрядом 28 накапливающего сумматора 3соответственно. Вход 29 блока 9 управления связан с входом останова интерполятора. Знаковые входы 30 первогои второго логических блоков 8 соединены со знаковыми разрядами регистра1 и сумматора 2 соответственно. Выходы 31 регистров 1 и выход 32 накапливающего сумматора 2 связаны черезкоммутаторы 5 с информационным входом 33 сдвигателя б, с первым 34 и свторым 35 входами комбинационного 50сумматора 4, выход которого в своюочередь соединен (поразрядное логическое объединение "монтажное" ИЛИ)с вйходом коммутатора 5 и связан синформационньщ входом 33 сдвигателя 55б. Его выход соединен с информационным входом 36 накапливающегосумматора 3. Входы 37 знака переклю Ьх Ь у 0 если Е; 40 и /Ах;/ с /ьу / з 1,8 п ь х; н остальных случаях; О, если Е; 0 и (вх;// ь у;/6 х;, = ьх в остальных случаях; чателей 7 кода числа связаны со знаковыми разрядами соответственно регистра 1, сумматора 2, причем вход 37переключателя 7 подключен к инверсному выходу 38 знакового разряда сумматора 2, Выход 39 накапливающего сумматора 2 соединен с управляющим входом 20 переключателя 7 кода числа.Отметим что вход 20 состоит из двухшин - первой 40 и второй 41Знаковыйразряд нторого накапливающего суммато.ра 2 соединен с первой шиной 40 входа 20третьего переключателя 7, Выход 42лереключателя 7 состоит из двух шинпервой 43 и второй 44.Выходами интерполятора являютсячетыре выхоДа двух логических блоков8 (координата х:х+1; х; координатау:у+1, у), Входами интерполятораявляя,тся и-разрядные входы 45 занесения первого (параметр а) и второго(параметр ах,) регистра 1 и и-разрядный вход 46 предварительной установки накапливающего сумматора 2 (параметр ау,). Выходы 42 переключателей 7 кода числа связаны с управляющими входами 47 коммутаторов 5.Переключатель 7 кода числа содержит (фиг. 2) двухвходоной логическийэлемент 48 сложение по модулю дна илогический элемент НЕ 49,Коммутатор 5 содержит (фиг. 3) накаждый (из п) разряд днухвходовой логический элемент ИЛИ 50, первый ивторой трехвходоные элементы И 51 (сзапретом) и 52, логический элемент53 сложение по модулю два, причемуправляющий вход 47 состоит из двух(фиг, 4) логический элемент НЕ 56,три двухвходовых логических элементаИ 57,Блок 9 управления содержит(фиг. 5)элементы 58 задержки, пять 0-триггерон 59, ВЯ-триггер 60, генератор 61тактовых импульсов, формирователь62 импульсов, десять элементов И 63,элементы ИЛИ 54, элемент НЕ 65.Интерполятор работает н соответствии с алгоритмом1231512 4ь у, если Г;О и / ьх,/)/ьу;,/ ьу, + а в остальных случаях; При/ьх;/ 3/ь;/ Ф- ари /ьк;//ь у;/ Е;+21 ьк;/-/ц; /), есаи Е; ОЕ; 2 ьЧ;, /, если ; а Ос Е;+2 ьх;+,/-/ьу;/а Ып у;,есаи Е; ОЦ+2/ьк; /, есаи Е; с ОЕ; +/ьх;/+/ьу;/, есаул /ьк;/- /;/ и /ьк;+, //ьу;/а-(/ьх,+, /+/ьц ,13, есаи /ьк, /с /ц;/ и (ь к;//ь 4+, /Е в остальных случаях1( 1где ьх, а у а, Ихьувеличины. элементарных перемещений (шаги) на -и такте по соот-ф20 ветствующей координате;содержимые первого, второго регистров и начальное содержимое второго накапливающего сумматора соответственно;оценочная функция на 1"м такте, причем30- 0,1,2, - номер такта. З 5Перед началом работы в первый и второй регистры 1, а также в накапливающий сумматор 2 должны быть занесены числа, определяющие вид (уравнение) и фрагмент (участок графика) паО раболы. Кроме того, должен быть сброшен триггер 60,Работа предлагаемого интерполятора происходит следующим образом.По прямоугольному сигналу "Пуск",45 поступившему извне через вход 24, производятся следующие действия: сброс через элемент ИЙИ 50 соответствующих триггеров 59; сброс через выход 17 и вход 23 накапливающего сумматора 3; сброс и установка соответствующих триггеров 59.Сигйал ".Пуск" поступает на вход(с двумя промежуточными выводами) 55 ,элемента 58 задержки. Спустя некоторое время сигнал появляется на первом промежуточном выходе, откуда он по.ступает на элемент ИЛИ 64.и через выход 16 уходит на синхровход 22 накапливающего сумматора 3. Происходитзанесение выходного числа с комбинационного сумматора 4 через сдвигатель6 на сумматор 3. Заметим, что поскольку с выхода 15 на вход 21 управляемого сдвнгателя 6 не поступает "высокого" (1) уровня напряжения, то он передает число с входа на выход безсдвига. На входы 34 и 35 комбинационного сумматора 4 поступают два числа:с второго регистра 1 через коммутатор5 и с второго накапливающего сумматора 2 через коммутатор 5. Причем эасчет связи входа 37 переключателя 7кода числа с прямым выходом знаковоготриггера регистра 1 он с помощью коммутатора 5 образует код + /дх,/, аза счет связи входа 37 с инверснымвыходом знакового триггера второгонакапливающего сумматора 2 переключатель 7 и коммутатор 5 образуют код- /ьу,/., Их сумма /ь х,/ - /ьу,/вычисляется в комбинационном сумматопе Знаковый разряд через выход 27 поступает на вход 25 в блок 9 управления и далее на вход триггеров 59, По заднему фронту импульса с промежуточного выхода элемента 58 задержки происходит установка соответствующих триггеров 59 по входу Р в "1", если /ьх/е /ауоВ зависимости от знака величины /ах,/ в ( ь у,/ с помощью импульса с промежуточного выхода элемента 58 задержки происходит подсуммирование (через сумматор 4, сдвигатель 6, ра-. ботающий в режиме отсутствия сдвига) либо/ а х/, либо -/Ьу,/ .12315 3Первый случай /А х / - /Ь х,/0выявляется элементом И 63, выходной13 всигнал которого через монтажноеИЛИ поступает на выход 13, а далеена вход 20 (вторая шина 41) блока 7и запрещает через элемент НЕ 65, через вторую шину 44 выхода 42, черезвторую шину 54 входа 47 подсуммирование / дх,/, закрыв низким уровнемвсе элементы И 51 и 52. В то же время подсуммирование кода -/ду,/ обеспечивается путем его подачи из сумматора 2 через коммутатор 5 на вход 35сумматора 4,Второй случай выявляется элементом 15И 63 (при / д х,/ -д у,/0), выходнойсигнал которого через "монтажное"ИЛИ поступает на выход 14 и далее навход 20 второго блока 7 (вторая шина41). Это также (как .и в только что 20рассмотренном случае) приведет к закрытию коммутатора 5, а в конечномслучае к запрету подсуммирования кода -/ду,/ . В то же время код /дк,/будет подсуммирован через коммутатор6,Выходной сигнал элемента 58 задержки поступает на вход 8 триггера60, устанавливает его в "1", Сигналс его прямого выхода открывает эле-. ЗОмент И 63 и закрывает (сигналом с инверсного выхода) соответствующие элементы И 63. На этом заканчивается на.чальный этап работы интерполятора,связанный с вычислением начальногозначения оценочной Функции Е,Дальнейшая работа интерполятора проходит по аналогичному циклу для каждого 1."го такта, а начало каждого такта задается генератором 61, импульсы которого проходят через открытый элемент И 63 и запускают Формирователь 62, Его очередный сигнал прямоугольной Формы поступает через зле,к мент ИЛИ 69 на вход К первого н вход З.соответствующих триггеров 58, ставя их в 0 и "1 соответственно.Кроме того, этот же сигнал переписывает содержимое одного из триггеров 58.в другой, т.е. заполняется старое значение 618 п (/дх;/- /ду;/). Кроме того, знак содержимого сумматора 3, поступающий через выход 28, вход 26 на вход П триггера 58 (Е;), заносится н этот триггер с помощью импульса с выхода Формирователя 62. Далее этот же прямоугольный импульс поступает на элемент 58 задержки с тремя 12 бпромежуточными выводами (сигналы сних будем называть первым, вторым итретьим сигналами),Первый сигнал поступает в качествесинхросигнала через выходы 10 и 11 влогические блоки 8 (через их входы 18) На выход 1 О (координата х)через элемент ИЛИ 64 и элемент И 63поступает сигнал об элементарном передвижении по координате х, Направление этого передвижения определяетсяв первом логическом блоке 8 в зависимости от сигнала, поступающего павходу 30 от знакового разряда второгорегистра 1, содержащего дх;, Аналогичные действия, но уже через выход11, выполняются по коодинате у, Знак(по входу 30) берется со старшего разряда (выход 39) накапливающего сумматора 2 и в работе участвуют соответствующие элемент ИЛИ 64 и элементИ 63,Первый сигнал, пройдя через элемент 58 задержки, через элемент И 63(сигнал запрета вырабатывается соответствующим элементом И 63, если в1.-м такте не было движения по координате х)через выход 12 поступает вкачестве синхросигнала на вторую шину входа 19 накапливающего сумматора2, совершая подсуммиронание содержимого первого регистра 1 к содержимрмусумматора 2.По заднему Фронту первого сигнала.через второй элемент ИЛИ 64 происходит запись в соответстгующий триггер59 нового значения 818 п (/д х; / -./ду; / ), поступающего со знаковоговыхоца 27 комбинационного сумматора4 через вход 25 блока 9 управленияна вход 1) этого триггера. Второй сигнал с элемента 58 задержки по выходу 15 и входу 21 устанавливает (на время действия сигнала) сдвнгатель б в состояние сдвига на один разряд влево. Кроме того, через соответствующие элемент ИЛИ 64 и элемент, 58 задержки, элемент ИЛИ 64 и выход 16 он поступает на вход 22 сумматора 3 н качестве синхросигнала. Этим самым производится подсуммированне 2 (/дх/ - / ду;/ ) по переднему Фронту синхросигнала, При этом, если Е;0 н /дх;/ . /ду,/, на выходе соответствующего элемента И 63 появляется "1", запрещающая через вторую шину выхода 14, вход 20 (нторая шина 41), через элемент НЕ 65 переключате 7 1231ля 7 прохождения числа -)ьу/ на выход коммутатора 5 и соответственнона вход 35 комбинационного сумматора4, а далее через сдвигатель 6 - навход сумматора 3, т.е. в этом случаепроисходит подсуммирование тот.ько 2)ах;+,)Аналогичный запрет, но уже на подсуммирование )Ьх; / , образуется приусловии Е, 0 и /ьх;/) /ду;/, выраба Отываемом соответствующим элементомИ 55, Сигнал "1" на его выходе поступает через вторую шину выхода 13 навход 20 в первый переключатель 7 кодачисла, где он, пройдя через элемент 15НЕ 65поступает в коммутатор 5 и запрещает (уровнем "0") прохождениекода /ьх;с входа на выход коммутатора 5. С окончанием второго сигнала сдвигатель 6 возвращается в исходное состояние (сдвига нет),По третьему сигналу производитсяподсуммирование величины а,зрп ьу;к содержимому сумматора 3, если с; 0и /ьх,/ ) д у;/ . Это условие проверяется соответствующим элементом И 63,на выходе которого возникает сигнал"1", который открывает соответствующий элемент 63, запрещающий черезвыходы 13 и 14 подсуммирование/ьх;/ 30иьу; /Кроме того, сигнал на выходе соответствующего элемента И 63 .через элемент 58 задержки и элементИЛИ 64 разрешает (синхросигнал) подсуммирование а здп ь у;. При этомтретий сигнал чеез элемент НЕ 65блока 9 управления, через выход 12поступает на двухшинный вход 9 сумматора 2, далее третий. сигнал по второй шине вместе с шиной его знакового 40разряда поступает на вход 20 третьего переключателя 7 кода числа. Приэтом в зависимости от знака Ьу;(в дополнительном коде). Запрет напересылку в коммутатор 5 будет снятнизким уровнем напряжения, поступающим от элемента НЕ 65 блока 9 управления. Код числа а з 1.8 п ьу; черезсдвигатель 6 поступает на сумматор 3.Выход сумматора 4 в этот момент "нулевой" (бып запрет на подсуммирование)ьх 1 /и /ьу; ) ),По выходному сигналу элемента 5 Гзадержки происходит выявление случаев 512 8смены знака разности (/а х; / - / ьу; / ) при переходе от д-го такта к (д+1)-му, Если "+" сменяется на "-, что обнаруживает элемент И 52, с его выхода посыпается сигнал "1" по выходу 14 на вход 20 (шина 40) переключателя 7 кода. С его выхода 42 (первая шина 43) снимается сигнал (через первую шину 53 входа 4 коммутатора 5), инвертирующий код, выходящий из коммутатора 5 (вместо - /ьу; /имеем +) ь у;) ) . Выходной сигнал элемента 58 через соответствующие элемент ИЛИ 64, элемент 58 задержки, логический элемент ИЛИ 64, выход 16, вход 22 разрешает как синхросигнал подсуммирование ах;/ + / ь у/) к содержимому накопительного сумматора 3.Аналогично при смене знака (/Ьх;/- -/ьу;/ ) с "- на. "+" срабатывает элемент И 52, с выхода которого поступает через выход 13 на вход 20 (первая шина 40) переключателя 7 кода, через его выход 42 (первая шина 43) на вход 47 (первая шина 53) коммутатора 5. Вместо обычного +/Ьх;,/ получаем -/Ьх; /, Подсуммируется вэтом случае величина /-/ах;/ --/ьу;/ /.На этом д-й такт заканчивается.Он, помимо значений Ьх и Ьу, готовит для следующего такта следующие величины: ;(сумматор 3), у, (сумматор 2) и ьх;(второй регистр .1 - его содержимое не меняется),Если в какой-то .-й такт извне на вход 29 поступит сигнал "Стоп", означающий конец интерполяции, то онсбросит триггер 60, а тот запретит с помощью первого элемента И 55 прохождение последующих импульсов с генератора 60 импульсов, Работа интерполятора будет завершена.Формула изобретенияПараболический интерполятор, со держащий блок управления, первый регистр, информационный выход которого подключен к информационным входам первого коммутатора и первого накапливающего сумматора, выход которого подключен к информационному входу второго коммутатора, второй накапливающий сумматор, о т л и ч а ю ш и й с я тем, что, с целью повьппения точности, в него введены три переключателя, третий коммутатор, сумматор, второй ре 1231512гистр, управляемый сдвигатель, шесть элементов И и два элемента НЕ, причем выход знакового разряда первого регистра подключен к информационному входу первого переключателя, выход которого подключен к управляющему входу первого коммутатора, выход которого соединен с выходом сумматора и подключен к информационному входу управляемого сдвигателя, выход которого подключен к информационному входу второго накапливающего сумматора информационный выход второго регистра подключен к информационному вхоцу третьего коммутатора, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу второго коммутатора, управляющий вход которого подключен к выходу второго переключателя, информационный вход которого подключен к инверсному выходу знакового разряда первого накапливающего сумматора, прямой выход знакового разряда которого подключен, к управляющему входу первого переклю 25 чателя, управляющий вход третьего коммутатора подключен к выходу третьего переключателя, информационный вход которого подключен к выходу знакового разряда второго регистра, информаци- ЗО онные входы первого и второго регистров и установочный вход первого накапливающего сумматора являются соответственно входами задания первого и второго параметров и входом начальной установки интерполятора, выход знакового разряда второго регистра подключен к первому входу первого элемента И и входу первого элемента НЕ, выход которого подключен к пер вому входу второго элемента И, второй вход которого объединен с вторым входом первого элемента И и подключен к выходу третьего элемента И, прямой выход знакового разряда пер ваго накапливающего сумматора подключен к первому входу четвертого элемента И и входу второго элемента НЕ, выход которого подключен к первому входу пятого элемента И, второй вход 50 которого объединен с вторым входом четвертого элемента И и подключен к выходу шестого элемента И, а выходы первого, второго, четвертого и пятого элементов И являются информацион ными выходами группы интерполятора, при этом блок управления содержит пять Р-триггеров, КБ-триггер, формнрователь импульсов, десять элементов И, шесть элементов ИЛИ, элементНЕ, пять элементов задержки и генератор тактовых импульсов, выход которого подключен к первому входу первого элемента И, выход которого подключен к входу формирователя импульсов,выход которого подключен к первомувходу первого элемента ИЛИ, входамсинхронизации первого и второго Ртриггеров, и входу первого элементазадержки, первый выход которого подключен к входу второго элемента задержки и первому входу второго элемента ИЛИ, выход которого подключенк входу синхронизации третьего Ртриггера, прямой выход которого подключен к первому входу второго элемента. И и 0-входу первого В-триггера,прямой выход которого подключен кпервым входам третьего и четвертогоэлементов И и первому входу пятогоэлемента, И, выход которого подключенк первым входам третьего и четвертого элементов ИЛИ и первому входу шестого, элемента И, выход которого подключен к входу элемента НЕ.ивходу третьего элемента задержки,выход которого подключен к первомувходу пятого элемента ИЛИ, второйвход которого подключен к выходу четвертого элемента задержки, вход которого подключен к выходу шестого элемента ИЛИ, первый вход которого обътединен с вторыми входами второго ичетвертого элементов И и подключен квторому выходу первого элемента за-.держки, третий и четвертый, выходы которого подключены соответственно квторому входу шестого элемента ИЛИ ивторому входу, шестого элемента И,первый выход пятого элемента задержки подключен к третьему входу пятогоэлемента ИЛИ, второму входу второгоэлемента ИЛИ и входам синхронизациичетвертого и пятого П-триггеров, второй и третий выходы пятого элементазадержки подключены соответственно кчетвертому входу пятого элемента ИЛИи Я-входу КБ-триггера, прямой выходкоторого подключен к второму входупервого элемента И, инверсный выходКБ-триггера подключен к первым входам седьмого и восьмого элементов И,прямой выход четвертого 0-триггераподключен к второму входу седьмогоэлемента И, инверсный выход восьмогоэлемента И, прямой выход второгоО-триггера подключен к вторым входам11 1231 третьего элемента И и четвертого элемента ИЛИ, инверсный выход второго 0-триггера подключен к второму входу пятого элемента И и первому входу де-. вятого элемента И, вторым входам тре ,тьего элемента ИЛИ и подключе. л инверсному выходу первого 0-триггера, третий вход четвертого элемента И подподключен к инверсному выходу третьего 0-триггера, выход второго элемента 1 О задержки подключен к входу десятого элемента И, инверсный вход которого подключен к выходу третьего элемента И, третий выход первого элемента задержки подключен к управляющему вхо ду управляемого сдвигателя, выходы четвертого, шестого, восьмого и девятого элементов И блока управления подключены к управляющему входу тре-тьего переключателя, выход элемента 20 ЙЕ и выход десятого элемента И блока управления подключены к входу синхронизации первого накапливающего сумматора, выходы второго, третьего, шестого и седьмого элементов И блока 25 512 12управления подключены к управляющему входу второго переключателя, выход пятого элемента ИЛИ подключен к входу синхронизации второго накапливающего сумматора, вход сброса которого объединен с вторым входом первого элемента ИЛИ, входом пятого элемента.задержки, К-входами второго и третьего 0-триггеров и 8-входом первого 0- триггера, блока управления и является входом запуска инГерполятора, входом останова которого является 0-вход второго О-триггера, 8-вход пятого 0-триггера и К-вход четвертого 0- триггера подключены к выходу первого элемента ИЛИ, выход знакового разряда второго накапливающего сумматора подключен к 0-входам третьего, четверто го и пятого 0-триггеров, выходы третьего и четвертого элементов ИЛИ; блока управления подключены к первым вводам соответственно третьего и ше стого элементов И, вторые входы которых подключены к первому выходу первого элемента.-полиграфическое предприятие, г Ужгород, ул. Проектн изводственн ВНИИ 1 по 113035, ирак 6Госудалам иэсква, Подписноественного комитета ССбретений и открытий