Двоичный счетчик

(19) (11) К 23/24 4(5 ОСУДАРСТВЕНКЫЙО ДЕЛАМ ИЭОБРЕТЕ ОМИТЕТ СССРИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕ АВТОРСКОМ ТЕПЬСТВ нии, кл, 98(9)Д 91, свидетельство СССР 03 К 23/02, 1978 га вх реги вход дующ ния ного, щий первый регистр результата, выходы которого являются выходами счетчика, а вход младшего разряда, который выполнен в виде счетного триггера, - входом счетчика, и первыйблок вычисления последующего кода,выходы которого соединены с входамивсех разрядов первого регистра результата, кроме входа младшегоразряда, прямой выход триггера младшего разряда первого регистра результата соединен с управляющим входом первого блока вычисления после. -дующего кода, о т л и ч а ю щ и й -с я тем,. что, с целью уменьшениявремени регистрации, первый регистррезультата во всех разрядах, кромемладшего, выполнен в виде параллельного регистра, синхронизирующий входкоторого соединен с инверсным выходом счетного триггера младшего разряда первого регистра результата,первый блок вычисления последующегокода содержит второй регистр результата, младшие разряды которого выполнены в виде группы счетных триггерон, которые соединены последовательно, а старшие разряды - в видепараллельного регистра, выходы второго регистра результата являютсявыходами первого блока вычисленияпоследующего кода, а вход младшегоразряда второго регистра результатауправляющим входом первого блока вы"числения последующего кода, второйблок вычис ения последующего кода,выходы которого соединены с входамистарших разрядов второго регистрарезультата, прямой выход триггерастаршего разряда группы счетныхтриггеров второго регистра результата соединен с управляющим входомвторого блока вычисления последующего кода, инверсный выход триггерастаршего разряда группы счетных тригеров второго регистра результатасоединен с синхрониэирующим входомпараллельного регистра старшихразрядов второго регистра результата, последующий К-й блок. вычисления последующего кода, который содержит (К+1)-й регистр результата,младшие разряды которого выполненыв виде последовательно соединеннойгруппы счетных триггеров, а старшиеразряды - в виде параллельного регистра, выходы (К+1)-го регистрарезультата являются выходами К-гоблока вычисления последующего кода,д младшего разряда (К+1)-готра результата - управляющимм К-го блока вычисления послего кода, (К+1)-й блок вычислеоследующего кода, выходы котосоединены с входами параллельрегистра старших разрядов115075 (К+1)-го регистра результата, прямой выход триггера старшего разряда группы счетных триггеров, которые . соединены последовательно, (К+1)-го регистра результата соединен с управляющим входом (К+1)-го блока вычис 8ления последующего кода, инверсныйвыход триггера старшего разряда группымладших разрядов (К+1)-го регистрарезультата соединен с синхронизирующимвходом параллельного регистра старшихразрядов К+1-го регистра результата.Изобретение относится к импульсной технике, в частности к двоичнымсчетным устройствам.Известен двоичный счетчик сосквозным переносом, содержащий вкаждом разряде Э-К триггер с объединенными 3-К входами, вход счетчика соединен со всеми входами синхронизации 3-К триггеров, Э -К входытриггера любого разряда, кроме младшего, соединены с выходом соответствующего элемента И, .входы которого соединены с выходами всех предыдущих разрядов, начиная с младшего,3-К входы триггера младшего разрядасоединены с шиной единичного логического сигнала 1,Недостатком этого счетчика является линейная зависимость числа входов элементов И и нагрузки на выходымладших разрядов от разрядности счетчика. Это приводит к необходимостикаскадирования элементов И и умощнения сигналов, что в свою очередьприводит к снижению максимально допустимой частоты работы счетчика ик увеличению времени регистрации.Известен двоичный счетчик, содер"жащий регистры результата, каждыйиз которых содержит счетные триггеры,которые соединены последовательно,и регистры, синхронизирующие входыкоторых соединены с управляющим входом регистра результата, выход которого является выходом регистра, входыкоторого соединены с выходами счетных триггеров 2 1.Недостатком этого двоичного счетчика является сравнительно большоевремя регистрации, равное задержкепоявления кода на выходе после поступления входного импульса.Наиболее близким по техническойсущности к предлагаемому являетсядвоичный счетчик, содержащий регистр 1результата и блок вычисления последующего кода, регистр результатавыполнен на счетных триггерах, входтриггера младшего разряда является5 входом счетчика, выходы счетных триггеров являются выходами счетчика, выходы всех триггеров, за исключениемвыхода триггера старшего разряда,соединены с входами блока вычисления0 последующего кода, выполненного надвухвходовых элементах И по схемегруппового переноса 3 3.Недостатком этого двоичного счетчика является большое время регист 15 рации,Цель изобретения - уменьшение времени регистрации счетчика.Поставленная цель достигается тем,что в двоичном счетчике, содержащем20 первый регистр результата, выходы. которого являются выходами счетчика,а вход младшего разряда, выполненного в виде счетного триггера, - входомсчетчика, и первый блок вычисления25 последующего кода, выходы которогосоединены с входами всех разрядовпервого регистра результата, кромевхода младшего разряда, прямой выходтриггера младшего разряда первогоЗ 0 регистра результата соединен с управляющим входом первого блока вычисления последующего кода, первыйрегистр результата во всех разрядах,кроме младшего, выполнен в виде параллельного ргисра, синхронизирующий вход которого соединен с инверсным выходом счетного триггера младшего разряда первого регистра результата, первый блок вычисления последующего кода содержит второй регистррезультата, младшие разряды котороговыполнены в виде группы счетных триггеров, которые соединены последовательно, а старшие разряды - в видепараллельного регистра, выходы вто3 115 рого регистра результата являются выходами первого блока вычисления последующего кода, а вход младшего разряда второго регистра результата - управляющим входом первого блока вы 5 числения последующего кода, второй блок вычисления последующего кода, выходы которого соединены с входами старших разрядов второго регистра результата, прямой выход триггера 10 старшего разряда группы счетных триггеров второго регистра результата соединен с управляющим входом второго блока вычисления последующего кода, инверсный выход триггера старшего разряда группы счетных триггеров второго регистра результата соединен . с синхронизирующим входом параллельного регистра старших разрядов второго регистра результата, последующий К-й блок вычисления последующего кода, который содержит (К+1)-й регистр результата, младшие разряды которого выполнены в виде последовательно соединенной группы счетных триггеров, а старшие разряды - в виде параллельного регистра, выходы (К+1)-го регистра результата являются выходами К-го блока вычисления последующего кода, а вход30 младшего разряда(К+1)-го регистра результата - управляющим входом К-го блока вычисления последующего кода, (К+1)-й блок вычисления последующего кода, выходы которого соединены с входами параллельного регистра стар 35 ших разрядов (К+1)-го регистра результата, прямой выход триггера старшего разряда группы счетных триггеров, которые соединены последовательно, (К+1)-го регистра результата40 соединен е управляющим входом (К+1)- го блока вычисления последующего кода, инверсный выход триггера старшего разряда группы младших разрядов (К+1)-го регистра результата45 соединен с синхронизирующим входом, параллельного регистра старших разрядов (К+1)-го регистра результата. г 0758 42 которого являются выходами счетчика, а вход 3 младшего разряда, выполненного на счетном триггере 4, -входом счетчика. Устройство содержит также первый блок 5 вычисленияпоследующего кода, выходы которогосоединены с входами всех разрядоврегистра 1, кроме входа 3 младшегоразряда. Выход прямого плеча триггера 4 соединен с управляющим входом6 блока 5.Регистр 1 результата во всех разрядах, кроме младшего, выполнен в виде параллельного регистра 7, синхрониэируюций вход 8 которого соединенс выходом нулевого плеча триггера 4.Блок 5 содержит второй регистр результата 9, выходы которого являювсявыходами блока 5, а вход младшегоразряда 10 группы счетных триггероврегистра 11, которые соединены последовательно - входом 6 блока 5. Блок 5содержит второй блок 12 вычисления последующего кода, выходы которогосоединены с входами всех разрядов регистра 9, кроме входов группы 11счетных триггеров этого регистра. Прямой выход триггера 13 старшего разряда группы регистра 11 соединенс управляющим входом 14 блока 12. Инверсный выход триггера 13 соединен с синхронизирующим входом 15 параллельного регистра 16 остальных разрядов регистра 9. На фиг.1 и 2 представлены приме ры выполнения предлагаемого двоичного счетчика; на фиг.3 - пример выполнения последовательного счетчика на Д -триггерах; на фиг.4 - временная диаграмма работы двоичного 55 счетчика.Двоичный счетчик (фиг.1) содержит первый регистр 1 результата, выходы Блок 12 содержит третий регистр результата 17, выходы которого являются выходами блока 12, а вход младшего разряда 18 группы 19 счет- ных триггеров этого регистра, которые соединены последовательно,-входом 14 блока 12. Блок 12 содержит третий блок вычисления последующего кода, выполненный по схеме счетчика 20 с последовательным переносом, выходы которого соединены с входами всех .разрядов регистра 17, кроме входа последовательно соединенной группы 19 счетных триггеров этого регистра. Прямой выход триггера старшего разряда 21 группы 19 соединен со счетным входом 22 счетчика 20. Инверсный выход триггера 21 соединен с синхронизирующим: входом 23 параллельного регистра 24 остальных разрядов регистра 17.Счетчик (фиг.2) содержит счетные триггеры 25, 26 и 27, последовательный двухзарядный счетчик 28 и регистры с параллельным приемом информации29, 30 и 31. Инверсные выходы триггеров 25, 26 и 27 соединены с входамисинхронизации регистров 29, 30 и 31.Прямой выход триггера 25 соединен со 5счетным входом триггера 26, прямойвыход которого соединен .со счетнымвходом триггера 2 и с входом младшего регистра 29. Прямой выход триггера27 соединен со счетным входом счетчика 28 и с входом младшего разряда регистра 30. Счетчик 28 и регистры 31,30 и 29 соединены последовательно,выход триггера 25 и выходы регистра29 являются выходами счетчика. 15На Фиг,З показан пример выполнения группы 19 счетных триггеров ввиде группы Р -триггеров 32, которые соединены последовательно, вкаждом из которых инверсный выход 20соединен с Р -входом и с входомсинхронизации триггера следующегоразряда.На Фиг.4 приведены временные диаграммы, поясняющие работу счетчика, 25показанного на фиг,1. Эпюры 33-43соответствуют входному сигналуи сигналам в точках Я-схемы,приведенной на Фиг.1.Работа счетчика основана на предварительном формировании эаготовокпоследующих кодов и дальнейшем ихиспользовании при возникновенииусловий переноса. Эти заготовкиФормируются в свободное время и35поэтому задержка распространенияпереноса скрыта от пользователя.Время между положительным фронтомсигнала на входе счетчика 3 и моментом установления кода на всех еговыходах 2 равно двум задержкамтриггера и не зависит ни от текущейкодовой комбинации, ни от числаразрядов счетчика,Пусть в исходном состоянии все триггеры, входящие в состав устройства (т,е. все разряды всех его регистров и внутренних счетчиков), находятся в нулевом состоянии (цепи сброса на Фиг,1 не показаны). Предположим, что задержка срабатывания любого триггера составляет 207. от длительности периода Т входных импульсов, поступающих на вход 3, Это; предположение соответствует наиболее тяжелому режиму работы счетчика денной конфигурации (Фиг.1).Максимально допустимая частота повышается с уменьшением разрядности счетного регистра при правильном выборе разрядности счетчика,При поступлении на вход 3 первого импульса на выходе Я триггера 4 формируется сигнал логической единицы (с элементарной задержкой, равной одной пятой части периода Т). Положительный фронт сигнала в точке 6 переводит триггер в единичное состояние, подготавливая тем самым заготовку последующего кода "2" в регистре 9. При окончании входного импульса состояние устройства не изменяется.При поступлении на вход 3 второго импульса триггер 4 возвращается в нулевое состояние, при этом на входе 8 регистра 7 формируется сигнал логической единицы. Положительный фронт сигнала на входе 8 производит перепись заранее подготовленного кода из блока 5 в регистр 7. Состояние триггеров блока 5 в это время является стабильным, что исключает гонки. Таким образом, на выходы 2 подается код "2", что и требуется, Задержка формирования этого кода относительно начала второго импульса на входе 3 определяется суммой задержек триггера 4 и триггера соседнего разряда регистра 7 (путь 3-4-10 пройден заранее при воздействии на вход 3 первого импульса, когда необходимости в переносе еще не было).При поступлении на вход 3 третьего импульса на выходе Я вновь формируется сигнал логической единицы, а в счетном регистре формируется код 010 - заготовка для числа "4", которая переписывается в регистр 7 при поступлении на вход 3 четвертого импульса и т,д.При поступлении на вход 3 седьмого импульса, как видно из диаграммы (фиг.4), срабатывает цепочка 3-4-10- 13-18, в результате чего в регистре 17 формируется заготовка второго порядка для числа "16", которая в нужные моменты времени передается в регистр 9, а затем через две элементарные задержки от начала 16-го импульса - на выходы 2 счетчика. При поступлении логической единицы с выхода прямого плеча триггера 21 на вход 22 счетного регистра в нем производится вычисление новой заго1150758 40 45 0 0 О 0 О 1 О 0 О 1 0 О О О О 1 1 О 3 7товки третьего порядка, которая в дальнейшем в строго предопределенные для этого моменты времени продвигается к выходам устройства.Таким образом, в счетчике постоянно на разных уровнях ведется скрытая работа по вычислению очередного кода и поэтому задача ускоренного распространения переноса подменяется простой переписью готового результа та в выходной регистр.Максимальное число каскадов регистра 11 выбирается исходя из следующего,За время существования единичного 15 сигнала в точке 6 нужно по крайней мере успеть пройти по цепи 10-13-15- 16, т.е. преодолеть четыре элементарные задержки с тем, чтобы к моменту записи в регистр 7 (т.е. к моменту 20 исчезновения единичного сигнала в точке 6), его входная информация уже установилась (с временным запасом, большим или равным элементарной задержке), Из этого следует, что при 25 указанном ранее соотношении периода Т и элементарной задержки разрядность регистра 11 должна быть меньшей или равной трем.При разрядности регистра 11, рав- щ 0 ной единице, максимально допустимая частота работы счетчика повышается. При этом задержка триггера в предельном случае может составлять ЗЗ,ЗХ от периода Т входных импульсов. Максимальное число каскадов регистра 19 определяется аналогично. За время существования единичного сигнала в точке 14, т.е. за 40 элементарных задержек (см. фиг,4, эпюра Ц 4, условие Я"1 с учетом выбранного соотношения 1:5), можно в худшем случае пройти через 38 каскадов регистра 19,:через один каскад 24 и иметь в запасе одну элементарную задержку, как и ранее. Принимая разрядность регистра 11 равной трем и разрядность регистра 19 равной 38, получим, что длительность положительного импульса в точке 22 составляет 2" Т, откуда максимально допустимая длина регистра 20 составляет (52" -1) каскадов. Этот результат приведен для того, чтобы показать, что при использовании однотипных по быстродействию триггеров число ярусов не превышает показанного на фиг.1. Из этого также следует, что по мере снижения от яруса к ярусу можно использовать все более "медпенные" логические элементы.В таблице показаны все возможные состояния всех элементов (триггеров) 5-разрядного двоичного счетчика, приведенного на фиг.2.В исходном состоянии (верхняя строка таблицы) все элементы счетчика сброшены. По положительному фрон- ту первого входного импульса (строка 1 таблицы) устанавливаются в единичное состояние триггеры 25, 26 и 27 и триггер младшего разряда счетчика 28. При поступлении второго импульса триггер 25 сбрасывается в нулевое состояние, состояние триггера 26 не изменяется, а код с выхода триггера 26 и регистра 30 переписывается в регистр 29. В момент поступления 25-го импульса (см. выделенные строки в таблице) срабатывает самая длинная цепь 25-26-27-28. При этом, однако, перенос распростраНяется вглубь структуры и влияет лишь на значения заготовок, не вызывая при этом необходимости выжидания его распространения по указанной цепи.Использование изобретения позволяет уменьшить время регистрации счетчика в 2-5 раз и обеспечить практически полную независимость этого времени от разрядности счетчика.1150758 Составитель О.Скворедактор Л,Веселовская Техред Т.Дубинчак орректор С.Чер одписно 5 иал ППП,"Патент", г. Ужгород, ул. Проектная, 4 Заказ 2174/44 ВНИИПИ Госу по делам 113035, Москва