Преобразователь сдвига фазы в код

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИК 19) 11 193812 М 1 46,5 0 ИСАНИЕ ИЗОБРЕТЕНИ ти, первьп, вт ьп регистры, рой, третий и нтав И трети рой элементывыход перво ов подключен ешиф к па тор, б:етий и твер и, т сумматор четверть рв в элеБюл. 11 43есян8,8)свидетельство СССР08 С 9/00, 1977,блок и и в тент И." перв счетчи задерж фармир счетно;е ля мпуль перво и вта ическ преа а три ога д ходу ного а,рен лектрическаи редукА,Ахметжанова, М.:с,186, рис.6.4. ГЕ выходь пиру вх одах элемечитыва тав Гадключены к аГГси блокат ИЛИ к счетпамяти и через элема(57) ПРЕОБРАЗОВАТЕЛЬ Д, содержащий первый ирователи импульсов, соединены с источник ДВИГА ФАЗ второйи триггертеля импу: сигналов, перв рого формирова в подвага элеодключен к холу п торога ключен к одном выход у входуент то риггера,триггера Ьференчены к вх счетновыхадьчерез ервага и втораг орои ли ервыи и ирующие элементы под ам третьего триггера выход ко входу вт о о и катар тора им к сче а выход подключенервого счетчика, выхчика через первый де пульса четныи вход к отарого саедлемента И,торой группенформационлементов И,элементов ИГм входам тр нен с вь выходыды пеифрат ервог од ходомсуммат торагоены к вра и кблока га входовм входамвыходыодключенытьего реключены другому входу торой счетчик, которого саед входом первого одключены т элемен новочн та И, в й вход втораг е блокамацион выход второгк инфо ет очн та аторого гис раг евым с н одом в ющи лака соедин тригге с и о подключе торого р быстро це.ью пбвышени него введены в м, что дейст и го падключ гистра, выходы ко ОСУДАРСТВЕННЫИ НОМИТЕТ СССО делАм изОБРетений и ОтнРыт К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(72) Э.О. Мовс (53) 681.325(08 (56) Авторское739606, кл. СЭлектромеха ватели угла с э цией,/Под ред, Энергия, 1978,го подключен к одному го элемента И, другой в соединен с выходом гене евои вход первого триггера ному вха;у второго счетчика, вхо -ды катараа подключены к адресномувха;у блока памяти, а через второйдешифратор - к нулевому входу первого триггера, входу первого элемен-.та за;ержки, первому входу первогоб;ока элементов И и к нулевым входампервого и второго регистров, второйвход первого блока элементов И соединен с пинай нулевого потенциала, остальные входы - с выходами первогосчетчика, первая группа выходов первого блока элементов И подключена кпервой группе входов суюатора, авторая группа выходов - к информационным входам третьего счетчика,к информационным входам мяти, выходы блока памят к информационным входамС) г;г .т;т 1) а ь )К ТРЕТЬЕЙРУсЬПЕ БХО,;ттгн с Чмматс)а,БЬКосты СУММБТОПЗ гот Пттлтссны К СГ)И" фОРмаииоиттьР входам "Рсэть)е" о б:1;)ксч ЭЛЕМЕНТОВ Ит ВЫХОДЫ КОТОРОГО ОДКЛЮ.-ЕНЬт К ВХОДам ЧЕт 3 ЕРтОГС РЕГИ( т ра, ньгходы четвертого регистга под к)1 ючены к Выходу прес)б)азс.эателя и К ИНфорМЗЦИ 01 НЬБ БХОдам ЧЕТНЕБТР Ет бЛОКа ЭЛЕМЕНТОВ И.;31,1 ХО 1, с ОТОООГО ПОДКЛЮЧЕНЫ К ИНфОрМа:;,ИОНИЬГБХСгдаь.ПЕРВОГО рЕГИСТра, )ЭЬ)СОЬ тЕС)НО)ГО ИэобрЕТЕНЕ ОТНОСт ГС К ВТОМати.1(Е И НЬЧи.",И 1 ЕЛЬНОР ГЕХ И,.Е И )0 К(3 ОЬТЬ 1)тс ПО;) т 3 С)13;с)НО .т.г С 351)а)тгттБых и)стогиН(эн и)с)р.с .,)с с пи 1)ро" ВЫМ Е)ЬЧис:11 ГЕ)Ьгт)с гС 1.,О 1)ТВОМ,О;СРОДЕН- г Вг)1 РЕС)б").тОН 1)-с 15) -тт 3 ИГа фа.)Ы гэ КЭД. 11 а че)теже при)эедт:а сГрук Гуртгансхема пред:а: Немого иреобра эонатслП р С) О б В а 3 О а ." Е г т; т 1) С ) я( ттг: г С Т О . , т 11 ,Сит ИаЛОВ, С ДБ;гН - Ы ,) тг., г т,сВЬХО; (О торос О ) Ст) Еэ СРС)р).)1)эсСЭГ 1)ИЬ уЬ О 3Г, ИНЕ 1 С,) т С" тг Гс тт)( Г)Ь )Ьт;).,11 ГЕРБ , а Дос;ГРЙ .;сг)г т тгегг )ДРБательно соединенные 1)с),)г 51:св г-.14 имп льсон и э:емси- .1; .) - со, ВГНЬМ БХО)Отс гт)ог.тттЕг, ВХргес;отт ) и Й черсз )сиг г") т)с 1 Игтг сто)3 о т)ГО-ГЬНЫЕ узкио )сУт, Л ,;) ТЕ 11 НГХ ГЕРЕПВ "гО)Э ВЫС )ттт г( г .: . гтот; ТРИГ) ГЕоон,с О): Дггно;т,1 с УС ) Э Ртээсттп г - МИ БХС)д;1 мсг ТГ)пгт)ггр. ; Л: стс т "гч)Е - МЕНТ 1 Ъ 10 - Со СтЕ ГГт).)1 ).Отс СЧЕТИкаГ ВЬВ(О) Г ).с,г ) Г ты, через элес.гент иСс. С А.,тн .и В(ода)и15. Управляюций вход элемента И 13СОЕДИНЕН С ВЫХОДОМ тРИГГЕРа 9) РЬГ)(О- ды счетчика 1 э соединены через 1;е -Бифратор 16 с управ 7 яюцэм входог элемента И 5, а через блок 1 элементов И - с информяционньмь БХО- дами счетчика 5 и первой группоЙ входов сумматора т 8. Бхо;и Считывания и записи б:1 ока 1 т 11 ттмттт ссеЕтг С т)ГО)Кэт)С)тт Г)с Ы Ь тг тэв)"С с) В)ье вхоОн гсс.тм;у ттттс; -О,тО г)ферени;ктР, т етт"; 5(:1)тС Н К У 3)с 1)115 Ют 1)1 Ь) тХ Ц, см Н Г, ) )1 Т 1) Е 1 1 Е)го б ) ) О К О Вт .)Е Ы Е И Эс с)) т гРЕ 3 ВГот) ОЙ:),гС.МЕ Т1 СР)5 К урантя оету их ",. с Г)т)е)О; б г к; Члемеитон Ик гстсзис:тст ис)тУ Хогг)с Г)С"ЬЕГ: гЧЕ" с. с;т 31 )Е,;:1 г.-.ь.1 Ои 1 сседииенгт нт, р, ГГуи. Гт, , Г)т.1 С".",)СС;.с:, Нт:тт:д " .С)ГГ гг Х О т" . )т)э.ст( " О р) Е сЫЭГ . С)с)" : с С.1 Е. ОваС:г,;)11.г 1)сГтт)г Ог:т )ХО:т )гСО;Г нх ),гом с.чкв , 5 ЯьГОд) счет 3ночным входом счетчика 1)т и счетчика 11. Второй вход блока 17 соеди- Н Е Н С БИ Н ОЙ )г 1 УЛ Е В О Г О П О Т Е Н 11 И с 1 Л с 1Влох 1 г элементов И состоит изБ + 1 элементов И. где Г: - число эразрядов счетчика 145 Первые Г)хогды ЭЛЕМЕНТОВ И бЛОКа 11 СОЕдИНЕИЬг С ПЕт)НЫМ )3 ХОДОМ, сГ 13 ТОРЫЕ НХОЬ 1250 55 блока 17, Второй вход одного из элементов И блока 17 соединен с вторым входом блока 17 и с шиной нулевого потенциала, а выход этого элемента И - с одним из вторых выходов блока 17 и с информационным входом старшего разряда счетчика 15. р - 1 выходов элементов И (где р число разрядов счетчика 15) соединены с вторыми выходами блока 17, а остальные - с первыми выходами блока 17.Сумматор состоит из трех комбинационных сумматоров, причем первый комбинационный сумматор состоит из р разрядов, второй комбинационный сумматор - из (ш - р + 1) разрядов, а третий - из т разрядов, Первая и вторая группа входов первого комбинационного сумматора соедицецысоответственно с второй и третьейгруппами входов сумматора 18. Выход старшего разряда первого комбипационцого сумматора соединен с второ"группой входов второго комбигациоцгого сумматора, первая группа входов которого соед цена с первой группой входов сумматора 18, ь:рвая груг.па входов младших раз - рядов третьего комбинациоццого сумматора соединена с выходами р - 1 младших разрядов первого комбицапкоцного сумматора, а остальные входы старших разря;гов - с выходами третьего комбинационного сумматора, Ворая группа входов третьего комбинационного сумматора соединеца с четвертойруппой вхо;Овсумматора 18, а выходы - с вьгходами сумматора.Преобразователь работает следую -ги." ОбреОмВ конце предыдущего цикла после установки в исходное состояние всех триггеров, с етчпкоц и регистров вьгхо;ной сигца: кс;очника 1 си апо чсрез Формроате:ь 2, вырабатьлающий старт - импульсы, ус.анавлквает счетцый триггер 3 в дицичное состояние, Сформированый с положительного перепада ри Гсра 3 диффереццируюшим эле .енто." 7 импульс устанавгпвает триг - гер 9 в единичное состояние, открывая э:емеца 1. 3, и кмпу;:ьсы гене;,атора 1 потуг;ают ца счетчики,5, 1.огда код -в счет;ике 14 и вьшпет ве:пчину, соответствую 5 1 О 15 20 25 ЗС 35 40 45 щую половине полного значения Фазы, дешифратор 16 открывает элемент И 5, разрешая прохождение стоп-импульсов с Формирователя 4 на счетный вход триггера 6, Поделенные на два триггером 6 и сформированные дифференцирующим элементом 8 стоп- импульсы устанавливают триггер 9 в нулевое состояние, закрывая элемент И 13 и прекращая поступление импульсов с генератора 12 до прихода очередного старт-импульса.Если измеряемый сдвиг фаз в начале цикла измерения меньше половины полного значения фазы, следующий непосредственно за старт-импульсе. стоп-импульс исключается, ес:п же измеряемый сдвиг Фазы превышает половину полного значения сдвига фазы, то измеряемый сдвиг Фаз берется от старт-импульса до б:ижайшего стоп-импульса, и данный принцип работы сохраняется до конца текущего цикла.Поделенные на два триггерами 3 и 6 старт- и стоп-импульсы через элемент И.;И 10 поступают в счетчик 11, Цикл измерения заканчивается после п-кратного измерения мгноцеццо о значения сдвига фаз. Суммарный код и-кратпого измерениялакан:пцается в счетчике 1 ч, счетис:га и:мереци пропзво;птся счетчиком 11, где в конце цикла измерения собирается число 2 п + 1, Приэтом возбуждается выход дешифратора28, устанавливающий в исходнОе состояние триггеры 3 и 6, регистры20 и 23 и ерез элемент 29 задержк; счетчики 1 чч и 11, На счетчике15 пос:е каж:гого измерения устанав.гвается код текущего значенияфазы. Импульсами с выхода дифференпирующего элемента 8 через блок22 элемецтов И код со счетчика 15гереписывается в регистр 21, послечего счетчик 15 обнуляется. Теми же импу:ьсам Производится по разрядная илп параллельная записьв б;ок 19:амятк кода регистра 21,,;рсс записи вырабатывается г,етчиком 11. Младгй разряд счетчика11 не участвует в формировании адреса кода записи и считывания. Первыйтекущий код Фазы в цикле записывается по первому адресу, а (и)-йтекущий код Фазы - по (п)-муадресу. Теку;ий код и-го измеренияв блок 19 памяти не записывается, 11следовательно, блок 19 может иметьие более падресов,Считывание с блока 19 памяти начинается одновременно с началомтекущего измерения фазы и производится импульсами, сформированнымидифференцирующим элементом 7,В каждом цикле считывание начинается с первого адреса блока 19памяти и предшествует записи по этому адресу нового текущего значенияФазы, Считанная информация хранитсяв регистре 20 в дополнительном коде,В конце первого цикла измерения,перед установкой в исходное состояние импульсом дешифратора 28 счетчиков 14 и 11, суммарный код фазысо счетчика 14 через блок 17 элементов И, счетчик 15, сумматор 18, блок24 элементов И записывается в регистрах 25 и 23. Усредненное значение выходного кода фазы получается путем деления суммарного кодарегистра 25 на число п измеренийв цикле, При и = 2 деление производится простым сдвигом влево суммарного кода фазы на К двоичныхразрядов,В конце первого текущего измерения второго цикла на вторую группувходов сумматора 18 поступает кодфазы первого текущего измерения,а на третью группу входов в дополнительном коде - значение фазы перного измерения первого цикла, которое хранилось в блоке 19 памяти, .двыходах сумматора 18 получаетсяразница кодов (и + 1)-го и первогоизмерений, которая суммируется ссуммарным кодом регистра 25.Суммарное значение кода фазы первого цикла имеет вид(1) =: + М+ +Суммарное значение кода Фазы после первого измерения второго циклаИ (2) = Г 4 + Б+ +1+(1) + (1 - ,) .После п + 1 измерения в регистре 25 накапливается суммарный код фазыпоследних измерений.Управляющим импульсом, сформированным в конце каждого измерения, сумма, полученная в сумматоре 18, через блок 2 чч элементов И здписывдется в регистре 25. Через время, 93812 5 1020 30 соде 1 жат только цуи, код с млддшихдрядов счетчкэ 1 э и остдльцьх старших разрядов счетчика 1 ч через сумматор 18: открытый блок 2. элементов И импульсом диффереццирующе го элемента 8 записывается в регистрах 25 и 3,Таким образом начиная с п-го измерения, в кдждом последующем из - мерении мгновенного значения сдвига Фдз в регисгре 25 формируется сум марный код сдвига Фаз последних п измерений, и, следовательно, быстродействие преобразователя становится равным частоте измерения мгновенного значения сдвига фаз. 40 45 50 55 определяемое элементом 27 задержки,зтэ же сумма записывается в регистре 23, и производится обнулениес летчика 15,В конце второго текущего измерениявторого цикла ца вторую группувходов сумматора 18 поступает кодфазы этого измерения, а на третьюгруппу входов в дополнительном кодезначение фазы второго измерения первого цикла, которое хранилось вблоке 19 памяти. Получается разница кодов (и + 2)-го и второго измерений, которая суммируется с суммарным кодом регистра 25, И в данном случае нетрудно доказать, что после п +измерения в регистре 25 цдкаливается суммарный код фазы и последних изме 1 еций,Тдким образом, во втором цикле после каждого измерения до 2 пизмерения в регистре 25 накапливается суммэрный код последних измереций. После п - го измерения второго цикла суммарный код фазы со счетчика 14 импульсом дешифратора 28 записывается в регистрах 25 и 23.Запись кода счетчика 14 в регистрах 25 и 23 производится следующим образом, Импульсом дешифратора 28 через блок 17 элементов И код (р в :) младших разрядов счет гика ,- зэ - цисывается в счетчике 15, 0 зцовремеццо тем же импульсом устдцдвливаются в нулевое состояние регистры20 и 23 и через один из элементовИ блока 17 старший разряд счетчика15 Палее, гдк как регистры 20 и23 и старший разряд счетчика5 Число разрядов счетчика 15 выбирается с таким расчетом, чтобы его максимальный вес соответствовал93812 Составитель А. СмирнТехред М,Пароцай актор И. Бу Корректор О.Лугова 7325/59 ТиражВНИИПИ Государстпо,гелам изобре13035, Москва, Жа 8 Подписное енного комиений и отк а СС тии 4 Раушская н лиал ГГПП "Патент", г, Ужгород, ул, Проектная, 4 7 11 сдвигу фаз не более 360. С целью сокращения объема памяти блока 19 и числа разрядов счетчика 15 разряды счетчика 15 текущего значения фазы для записи в блок 19 и для суммирования можно взять значительно меньше, чем требует максимальное значение полученного кода.Например, если сумма всех видов погрешностей измерения и значения сдвига фаз выходных сигналов за цикл не превышают одну угловую минуту, то число разрядов счетчика 15 можно взять не более шести, если цена младшего разряда счетчика не менее одной угловой секунды,В таком преобразователе можно применять блок памяти в микросхемном выполнении, не требующий высокого быстродействия, как с одниминформационным входом и выходом,так и с информационными входамиравными числу разрядов кода. Еслииспользуется блок памяти с одниминформационным входом и выходом,то запись и считывание в него произвопится поразрядно, и для записии считывания каждого бита инфор О мации необходимо сформироватькод адреса каждого бита записываемого и считываемого кода сдвигафазы.Информация на выходе такого 15 преобразователя может обновлятьсяс частотой, равной частоте входныхсигналов, что повышает быстродействие предлагаемого преобразователя по сравнению с известным.