Устройство для определения функций распределения

) Заявител УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ФУНКЦИЙ РАС ПРЕДЕЛЕ НИ Явычислитель техническ им Изобрете ие относитсяв частности кчислительнойдля измерениристик случайустройство, иьного измереня (фЛР.) Ц,технике техники, предя вероятност-. ных процессов. редназначенное я функций ам ср назначеннь кте х ха Изве о для п распр л меет такого положиОднако оно не тельного качества характеру измене погрешности воссИзвестно устр функций распредел лов, сохраняющее ариантноепостоянстя,какиния ф.Ртановле ти восстановления ый вхо ройств пения, пе входом ус выход на пряже ниыходом сум преобразователясрого соединен вход тора сравнения соединен ход бл первым входом ИЛИ, второй вх мент ключитель которого подклю йство для измерения ния случайных сигна 15 остояаство погрешноссодержащее блок сравкоторого является а второй подключен к задатчику вероятности, а третийк первому выходу блока управления 2Недостатками этого устройства являются низкая скорость сходвмости итерационного алгоритма и последовательное во времени измерение ординат функций распределения, что увеличивает продолжительность процесса измерения и заставляет Увеличивать длительность реализации случайнбго процесса.Цель изобретенвя - увеличение быстродействия устройства при сощранейии постоянства погрешноств восстановления Ф,Рнезависимо от ее вала.При параллельном измерении значений аргументов ф.Р, (уровней ограничения входного сигнала) при заданных значениях ее ординат шаг итерации (величина, на которую изменяется уровень ограничения входного сигнала на некоторых заранее выбранных тактах измерения) ступенчато уменьшается с увеличением текущего обьема выборки.Указанная цель достигается тем, что.в устройство введены три счетчика, блок памяти блок элементов И, элемент задержки, коммутатор и дешифратор, выход которого соединен с первым входом блока элементов И, второй вход которого подключен к выходу элемента исключительно ИЛИ р а выход - к первому входу сумматор,., второй вход которого соединен с выходом блока памяти, входы которого соединены соответственно с выходом сумматора, со вторым выходом блока управления и с выходом первого счетч яка, с се ди пенным с о входами второго счетчика и задатчика вероятнсс:ти, вход первого счетчика соединен с третьим выходом блока управления, выход второго счетчика подключен к первому входу коммутатора, второй вход которого соединен с выходом элемента задержки, а выход коммутвтора подключен через третий счетчик ко входам дешифратора и элемента задержки. На чертеже представлена блок-схема предлагаемого устройства,.Выход блока 1 сравнения (БС) соединен с входом элемента 2 исключительно - ИЛИ. Второй вход последнего подключен к выходу задатчика 3 вероятности. Этот задатчик может быть выполнен в виде управляемого делителя частоты. В известном устройстве его роль выполняют генератор импульсов случайной амплитуды, второй амплитудный дискриминатор и регулятор уровня выборки, Вход ЕС 1 через преобразователь 4 код-напряжение (ПКН) соединен с выходом суммато - ра 5. Информационный вхоц и выход блока 6 памяти соединены соответственно с выходом и входом сумматора 5, а адресный вход - с выходом счетчика 7 числа ординат, со входами задатчикв 3 вероятности и счетчика 1 8 обьема выборки. Выход последнего соединен со входом коммутатора 9, выход которого соединен со входом, а адресный вход через элемент 10 задержки - с выходом счетчика 11 изменения шага и входом дешифратора, 12, Выход последнего через блок 13 элементов И, управляюций вход которых подключен к выходу элемента 2 исключительно - ИЛИ, соединен со вторым входом сумматора 5, Вход счетчика 7 числа ординат, стробируюшие входы блока 6 памяти и элемент исключительно ИЛИ, в также выход счетчика 8 подключены соответственно к выходам и входу блокауправления,. роль которого в известном устройстве выполняет стробирующий гефи,раторУстройство работает следуюшим образом.Из ячейки блока 6 памяти, адрес которой определяется кодом счетчика 7 числа ординат, вы бирае тся код напряжения уровня ограничения входного сигнала и через сумматор 5 и преобразователь 4 поступает на вход блока 1 сравнения, где сравнивается с входным напряжением. Результат сравнения в виде напряжения логического "0" или "1 подают на вход элемента 2 исключительно ИЛИ. На второй его вход поступает сигнал с выхода задатчика 3 вероятности, причем напря= жение этого сигнала принимает значение логической 1" с вероятностью, равной значению измеряемой ординаты Ф.Р. Это значение определяют состоянием счетчика 7 числа ординат. Элемент 2 подает на блок 13 элементов И сигнал разрешения сложения кода на выходе дешифра - тора 12 с кодом на выходе блока 6 памяти в случае наличия напряжения логической " 1" на ее первом входе и логического "О" на втором входе, Сигнал разрешения вычитания подают в противоположном случае. Во всех остальных слу- ЗОчаях сигнал на выходе элемента исключительно ИЛИ отсутствует, Скорректированный в сумматоре 5 код напрякения уровня ограничения входного сигнала записывается в блок 6 памяти по тому же адресу, После этого код счетчика 7 числа ординат увеличивается на единицу, из блока 6 памяти выбирают следуюшее значениее кода напр яже ния уровня огра ничения входного сигнала и такт измерения 4 Оповторяют, После коррекции всех значений кода напряжения уровня ограничения входного сигнала счетчик 7 числа ординат сбрасывают на "0", код счетчика 8 объема выборки увеличивают на единицу и цикл измерения повторяют до момента достижения заданного обьемв выборки.Коммутатор 9; элемент 10 задержки,счетчик 11 изменения шага и дешифратор 12 составляют схему изменения ша- Ыга итерации (величины, на которую изменяется код напряжения уровня ограничения входного сигнала на каждом тактеизмерения.Как показывает анализ и моделирование, скорость сходимости и статическая погрешность итерационного алгоритма, псьложенного в основу работы предлагаемого устройства, зависят от величины шага6ния, первый вход которого является входом устройства, а второй подключен к выходу преобразователя код-напряжение, вход которого соединен с выходом сумматора, выход блока сравнения соединен с первым входом элемента исключительно ИЛИ, второй вход которого подключен к задатчику вероятности, а третий - к первому выходу блока управления, о т - личающеесятем, что,сцелью повышения быстродействия, в устройство введены три счетчика, блок памяти, блок элементов И, элемент задержки, коммутатор и дешифратор, выход которого соединен с первым входом блока элементов И, второй вход которого подключен к выходу элемента исключительно - ИЛИ, а выход - к первому входу сумматора, второй вход кОторого соединен с выходом блока памяти, входы которого соединены соответственно с выходом сумматора, со вторым выходом блока управления и с выходом первого счетчика, соединенным со входами второго счетчика и задатчика вероятности, вход первого счетчика соединен с третьим выходом блока управления, выход второго счетчика подключен к первому входу коммутатора, второй вход которого соединен с выходом элемента задержки, выход коммутатора подключен через третий счетчик ко входам дешифратора и элемента задержки. Источники информации,принятые во внимание при экспертизе 1. Мирский Г. Я. Аппаратурное определение характеристик случайных процессов. М., Энергия", 1972, с. 330. 2. Авторское свидетельство СССР Ъ 235412, кл. С 06 Г 15/36, 1967, 723587итерации, Чем больше шаг итерации, темвыше скорость сходимости и тем большепогрешность измерения функции распределения. Поэтому для сокрапения времениизмерения при сохранении требуемой ста 5тической погрешности величина шага итерации ступенчато уменьшается с ростомобьема выборки.Устройство изменения шага итерацииработает следующим образом,10В начальном состоянии счетчики 8 и11 устанавливают на "О, При этом свыхода дешифратора 12 на вход блока 13элементов И поступает код, соответствующий половине диапазона изменения напряжения уровня ограничения входного сигнала, При достижении кодом счетчика 8значения 2 сигнал с выхода коммутаотора 9 увеличивает на единицу код счетчика 11 изменении шага. Последний через дешифратор 12 выдае на вход блока13 элементов И код равный 1/4 диапазона изменения напряжения уровня ограничения входного сигнала и через промежуток времени, определяемый элементом 2510 задержки, к выходу коммутатора 9следующий разряд счетчика 8 объема выборки и так далее,За один цикл измерения происходит коррекция уровней ограничения входного сиг-ЗОнала для всех ординат функции распределения если цикл измерения укладывается по времени в интервал корреляциивходного сигнала и позволяет добитьсятого же эффекта, что и при параллельном 35измерении при меньших аппаратурных затратх.формула изобретенияУстройство для определения функций 40распределения, содержащее блок сравне/27 Тираж 751 БНИИПИ Государственного ком по делам изобретений и о 13035, Москва, Ж, Раушсакаэ 36 ПодписСР ткрытий кая наб., д. 4/5 атентф, г, Ужгород, ул. Проектна Фили Составитель В. Жовинский едактор Н. Кравцова Техред М, Келемещ Корректор Т. Скворцо