Вычислительное устройство

)иякотонияроваветсвход СУДАРСТВЕННЦЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(72) Е.И,Брюхович и А.М.Карцев (71) Ордена Ленина институт кибернетики АН Украинской ССР(53) 681.325(088,8)56) 1. Авторское свидетельство СССР У 546882, кл. 806 Г 7/52, 1975.2. Авторское свидетельство СССР В 696447, кл. 5067/52, 1979.3. Справочник по цифровой вычислительной технике. Под ред. Б.Н.Малиновского, Киев, фТехника", 1979, с. 188, рис. 4.55 (прототип). .54)(572 1. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее блок поразрядной арифметики; блок формирования переносов и блок формирования результата, каждый .разряд которого содержит две группы многовходовых элементов И,причем первые входы многовходовых элементов И первой группы подключены к первой группе входов блока формирования результата первые входы многовходовых элементов И второй группы подключены к второй группе входов блока формирования результата, . остальные одноименные входы одноименных многовходовых элементов И первой и второй групп подключены к соответствующим входам третьей группы входов блока формирования результата, выход 1 -го многовходового элемента И первой группы соединен с выходом ( -Ц-го многовходового элемента И второй группы и с (,1 -1)-м выходом разряда блока Формирования результата, выход йоследнего многовходового элемента И первой группы соединен с вы- . ходом первого многовходового элемента И второй группы и с первым выходом разряда блока Формирования ре зультата, первая и вторая группы входов блока поразрядной арифметики подключены соотвртственно к шинам первого и второго операндов устройства, группа выходов переноса пораз. ,Рядной арифметихи,подключена к первой группе входов блока формировапереносов, вторая группа входов рого подключена к шине управлеустройства, выходы блока форминия переносов подключены к сооттвующим входам второй группы ., ов блока формирования результата, выходы разрядов которого подключены к шине результата устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей устройства за счет вы;полнения логической операции сдвига, оно содержит блок сдвига и группу Е :элементов ИЛИ, причем входы блока сдвига подключены к шине сдвига устройства, группа выходов переноса бло ка сдвига подключена к третьей группе входов блока формирования пере,носов, группа выходоврезультата: бло-Я ка сдвига подключена к первым входам соответствующих элементов ИЛИ группы, вторые входы которых подключены к соответствующим выходам блока пораз рядной ариФметики, а выходы элементов ИЛИ подключены к соответствующим входам третьей группы блока формирования результата.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блоксдвига содержит в каждом разряде блок памяти.переносов нуля в старший разряд .и блок эквивалентного двоичного сдви.га, причем первая группа входов пер. вого блока эквивалентного двоичного ,сдвига, подключена к первой группе входов блока сдвига, первая. группа входов первого блока памяти переносов нуля в старыий разряд подключена к ;второй группе входов первого блока :эквивалентного двоичного сдвига, к первой группе входов второго блокаэквивалентного двоичного сдвига и1018113 вторая группа входов-го ( -1.я и - разрядность операндов ) блокапамяти переносов нуля в старший разряд подключена к первой группе входов (+1)-го.блока памяти переносов нуля в,старший разряд, к второй группе входов (+1)-го блока эквивалентного двоичного сдвига, к первой группе входов (+2)-го блока эквивалентного двоичного сдвига и к ( +2)-й группе входов блока сдвига, вторые 1 Изобретение относится к цифровой вычислительной технике и может быть использовано при построении арифме-. тических устройств ЦВМ, работающих в системах счисления с большими ос- нованиями. 5Известны устройства, в которых связь между разрядами осуществляется цепью распространения переносов.Известно суммирующее устройство, содержащее регистры чисел, регистр суммы, первую тактовую шину, блок выбора и преобразования операндов, кодовые шины двух операндов, блок Формирования условий возникновения и распространения переносов для каж дого разряда, вторую тактовую шину, блок формирования условий возникновения и распространения переносов для групп разрядов, состоящий из нескольких последовательно переключающихся ступеней, каждая из которых 2 б содержит узел формирования основных условий и узел формирования допол.нительных условий, причем первая ступень представлена регистрами, а вто- рая и все последующие - комбинаци онной логикой 1.Известен параллельный комбинационный сумматор; который содержит л полных одноразрядных сумматоров, выходи переносов которых подключены к . первым входам элементов И переноса, вторые входы которых соединены с дополнительной входной шиной. Выходы элементов И переноса подключены к первым входам элементов ИЛИ переноса, вторые входы которыхзаисключе нием элемента ИЛИ переноса старшего разряда) соединены с выходом элемента И, первый вход которого соединен со входом переноса младшего разряда, 40. а второй - с выходом элемента НЕ. Ко второму входу элемента ИЛИ переноса старшего разряда подключен выход элемента И. Выходы элементов ИЛИ переноса подключены ко входам переносов старших разрядов 12. группй входов (и -1)-го блока памятипереносов нуля в старший разряд иИ-го блока эквивалентного двоичногосдвига подключены к,(и +1)-й группевходов блока сдвига, выходы блоковпамяти переносов нуля в старший разряд образуют группу выходов переносаблока сдвига, выходы блоков эквивалентного двоичного сдвига образуютгруппу выходов результата блока сдвига.Наиболее близким к изобретению является параллельный сумматор с одновременным переносом, который содержит блок формирования поразрядных сумм и поразрядных переносов, в состав которого входят четыре элемента образования поразрядных сумм и пораэ"рядных переносов, блок формирования переносов во все разряды, в состав которого входят три элемента формирования переноса в старший и два последующих разряда соответственно, блок формирования результата, в состав которого входят четыре элемента учета переносов 131.Недостатком прототипа являются ограниченные функциональные возможности, поскольку при поступлении на его входы одного числа он не представляет возможности сдвига этого числа на один двоичный разряд вправо.1Цель изобретения - расширение функциональных возможностей устройст-, ва путем добавления логической опера- ции сдвиг числа на один двоичный разряд вправо.Поставленная цель достигается тем, что вычислительное устройство, содержащее блок поразрядной арифметики, блок Формирования переносов и блок формирования результата, каждый разряд которого содержит две группы многовходовых элементов И, причем первые входы многовходовых элементов И первой группы подключены к первой группе входов блока формирования ре-. зультата, первые входы многовходовых элементов И второй группы подключены к второй группе входов формирования результата, остальные одноименные входы одноименных многовходовых элементов И первой и второй групп подключены к соответствующим входам третьей группы входов блока формирования результата, выход-го многовходового элемента И первой группы соединен с выходом ( -1)-го многовходового элемента И второй группы ис)-м выходом разряда блока форми-рования результата, выход последнегомноговходового элемента И первойгруппы соединен с выходом первогомноговходового элемента И второйгруппы и с первым выходом разрядаблока формирования результата, перваяи вторая группы входов блока разрядной поразрядной арифметики под- ь. ключены соответственно к шинам первого н второго операндов устройства, группа выходов переноса блока поразрядной арифметики подключена к первой группе входов блока формированияпереносов, вторая группа входов которого подключена к шине управления устройства, выходы блока формирования переносов подключены к соответствующим входам второй группы входов блока формирования результата, выхоО ды разрядов которого подключены к шйне результата устройства, содержит, блок сдвига и группу элементов ИЛИ,причем входы блока сдвига подключенык шине сдвига устройства, группа входовПереноса блока сдвига подключена к 25 третьей группе входов блока формнрования переносов, группа выходов результата блока сдвига подключена к первым входам соответствующих элементов ИЛИ группы, вторые входы кото- ЗО рых подключены к соответствующим выходам блока поразряДной арифметики, а выходы элементов ИЛИ подключены к соответствующим входам третьей группы блока формирования результата.Кроме того, блок сдвига содержит . в каждом разряде блок памяти переносов нуля в старший разряд и блок эквивалентного двоичного сдвига, причем первая группа входов первого блока эквивалентного двоичного сдви га подключена к первой группе входов блока сдвига, первая группа входов первого блока памяти переносов нуля в старший разряд подключена к второй группе входов первого блока эквива- .: 45 лентного двоичного сдвига, к первой группе, входов второго блока эквивалентного двоичного сдвига и к второй группе входов блока сдвига, вторая группа входов 1-го(1 И, где 50 И - разрядность операндов) блока памяти переносов нуля в старший разряд подключена к первой группе входов 6 +1) -го блока памяти переносов. нуля в старший разряд, к второй груп пе входов 1 +1) -го блока эквивалент 55 ного двоичного сдвига, к первой груп- пе входов ( 1 +2)-го блока эквивалентного двоичного сдвига и к (1 +2)-й группе входов блока сдвига, вторые . группы входов и -1) -го блока памятй ео переносов нуля в старший разряд и Ю-го блока эквивалентного двоичного сдвига подключены к п +1)-й группе входов блока сдвига, выхбды, блоков памяти переносов нуля в старший разряд. 65 образуют группу выходов переноса блока сдвига, выходы блоков эквивалентного двоичного сдвига образуют группу выходов результата блока сдвига. На фиг;1 представлена блоМ-,схемапредложенного вычислительного устрой, ства;на фиг.2 - 11 реализация устройства на примере для разрядности Ии системы счисления с основанием р=4,Устройство содержит блок 1 пораз,рядной арифметики, блок 2 сдвига,блок Э формирования переносов,группу 4 элементов ИЛИ, блок 5 фор"мирования результата,Входы второй группы блока 3 ипервой группы блока 5 подключены кшине б управления устройства. Входывторой и третьей групп блока 5 подключены к соответствующим выходамблоков 3 н 4 соответственно. Входыпервой и второй групп блока 4 подклйчены к соответствующим выходам ре ,зультата сдвига блока 2 и поразряд" ных сумм блока 1 соответственно.Входы первой и третьей групп блока 3 подключены к первым выходаи переноса блоков 1 и 2 соответственно. Входы первой и второй групп блока ивходы блока 2 подключены к шинам первого, второго операндов и сдвига устройства 7 8 и 9 соответствено. Выход блока 5 подключен к выходу 10 результата устройства.Блок 1 ( фиг.2) содержит матрицы 11 переносов в соседний старший разряд при сложении двух р-ичных чисел и матриц 12 поразрядных сумм причем первый и второй входы матрицы 11 с порядковым номером 1 ф 1,2 и 3 подключены ко входам первой и второй групй блока 1 с порядковым номером 1 =2, 3 и 4 соответственно,а первый и второй входы матрицы 12 с порядковым номером 1 1, 2, 3 и 4 подключены к одноименным входам первой и второй групп блока 1 соответственно. Функциональные схемы матриц 11 и 12 представлены для примера на фиг.З.Блок 2 фиг.4) содержит. блоки 13 памяти переносов нуля в соседний старший разряд при выполнении операции Сдвиг иа эквивалентное число двоичных разрядов"в рассматриваемом примере - сдвиг на один двоичный разряд вправо числа, представленного в системе счисления с основанием р 4 ) и блоки 14 эквивалентного двоич ) ного сдвига одного разряда р-ичного числа, причем вторая группа входов блока 13 с порядковым Ъомером 4-1, 2 объединена с первой группой входов блока 13 .с порядковым номером 1 +1 соответственно, а вторая группа вхо:дов. блока 14 с порядковым номером е 1, 2, 3 объединена с первой группой входов блока 14 с порядковым номером +1 соответственно. Функци 1018113ональные -.хффю блоков 13 и 14 гпедс-.тавлены для примера на фиг,5,Блок 3 7 фиг.б) содержит элементы15-20, каждый из которых представляет собой группу многовходовых элементов И, объединенных на выходе че 5рез элемент ИЛИ. Функциональные схемыэлементов 15-20 на Фиг.7 представлены для примера на диодных сборках.Блок 4 фиг,8) содержит четырегруппы по числу разрядов в рассматриваемом случае многовходовых элементов ИЛИ.Блок 5 1,фиг.9) содержит группуматриц 21, каждая из которых имееттри входа. При этом первые и вторые 15входы матриц 21 с порядковыми номерами 1, 2 и 3 подключены ко входамвторой группы входов блока 5, апервый вход матрицы 21 с порядковымномером 4 подключен ко входу первой 20группы блока 5. Третьи входы всехматриц 21 объединены в третью группувходов блока 5Матрица 21фиг.10 ) содержитгруппу многовходовых элементов И 22,При этом первые входы элементов И22 с порядковыми номерами 1-4 подключены ко входной шине блока 21, апервые входы элементов 22 с порядковыми номерами 5-8 объединены в первую входную шину блока 21. Остальныевходы всех элементов 22 объединеныв третью группу входов блока 21, Выходы элементов 22 с порядковыми номерами 1 и 6, 2 и 7, 3 и 8, 4 и 5объединены в общие выходные шиныблока 21. Функциональная схема элемента 22 на фиг.11 представлена дляпримера на диодной сборке.Устройство работает следующим об-,разом, 40При выполнении операции сложенияисходные числа поступают на шины 7и 8 устройства и, следовательно, навходы первой и второй групп блока 1соответственно. При этом исходные 45числа в каждом разряде представленыв унитарном коде, где каждый разряд1 р-ичный) имеет Э позиций и его значение кодируется одним цифровым (унитарным ) символом. Значение цифры вкаждом разряде определяется номеромпозиции, на которой символ в данныймомент располагается. С выходов пере-носа и поразрядной суммы блока 1 значения поразрядных переносов в соседний старший разряд и поразрядных сумм 55по модулю р ) поступают на соответствующие входы первой группы блоков3 и 4 соответственно. В отмеченномпредставлении цифр с выходов перено 60 са блока 1 обязательно поступает либо значение переноса ф 1", либо значение переноса "0". С выходов блоков 3 и 4 значения поразрядных сумм и переносов поступают на входы второй и третьей групп блока 5 соответственно. При этом на выходе блока 5 ре-. зультат в каждом разряде появляется только в том случае, если он безошибочен, Для обеспечения его безошибочности с выходов блока 4 на входы третьей группы блока 5 поступает как сигнал наличия цифры на определенной позиции рассматриваемого разряда, так и сигналы ее отсутствия на осщ. тальных р) позициях этого разряда. В рассматриваемом примере сигналы отсутствия цифр на остальных ( р) =3 позициях поступают в каждом разряде по трем из выходов блока 4 (фиг.8).При выполнении операции сдвиг . р-ичного числа на один эквивалентный двоичный разряд вправо исходное число поступает на вход 9 сдвига устройства.и:;,следовательно, на вход блока2. С выходов переноса блока 2 на вхоы третьей группы блока 3 поступают сигналы переноса нулей из разрядов с порядковыми номерами 2, 3 и 4 в разряды с порядковыми номерами 1, 2 и 3 сОответственно. Одновременно с выходов результата сдвига блока 2 значения результата сдвига в каждом разряде поступают на входы второй группы блока 4.Окончательное значение результата сдвига получается на выходе разряда блока 5. При этом в каждом разряде результат появляется на выходе блока 5 только в том случае, если он правильный, т.е. если он представлен сигналом только на одной из позиций данного разряда. Более того, на выходе разряда с порядковым номером1, 2, 3 1 фиг.9) блока 5 результат появляется только в том случае, если нет пропадания информации (отсутствия его на .всех позициях во всех разрядах с порядковыми номерами 37Таким образом, введение блока эквивалентного сдвига и блока элементов ИЛИ позволяет увеличить функциональные возможности вычислительного предложенного устройства, поскольку оно выполняет арифметическую операцию сложения и логическую операцию сдвиг р-ичного числа, цифры которого представлены унитарным кодом, нФ один эквивалентный двоичный разрядвправо,ВНИИПИ или лказ 3544/47 Тираж .706 ПодписноевееП фПатентф, г.Ужгород,ул,Проектная,4