Устройство для генерации векторов на индикаторе с растровой разверткой

Союз Советск ихСоциалистическикРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 922719)Заявлено 21.03.80 (21) 2898365/ 18 с присоединением заявки МГооударстееиый комитет СССР ио делам изаоретеиий и открытий3) Приоритет Опубликовано 23.01.82. Бюллетень М 1 Дата опубликования описания 23. ОЬ,82(54) УСТРОЙСТВО ДЛЯ ГЕНЕРАЦИИ ВЕКТОРО НА ИНДИКАТОРЕ С РАСТРОВОЙ РАЗВЕРТКОЙ1 2Изобретение, относится к вычисли- блоков памяти и.общее устройство уп/тельной технике и может быть исполь- равления 123 . зовано в устройствах отображения Цель изобретения - повышение графической информации, в которых быстродействия устройства. оконечным устройством является инди- Поставленная цель достигается катор с растровой разверткой. тем, что в устройство для генерациивекторов на индикаторе с растровойИзвестно устройство для генерации разверткой введены дополнительные векторов на индикаторе с растровой элементы ИЛИ и-строчных формироватеразверткой, содержащее два блока сло- лей векторов, где и - число строк жения, пять регистров, четыре сцетчи- растра пересекающих знакомест, у ка, одиннадцать мультиплексоров, бло- каждого из которых одни из информаки памяти на две телевизионные строки ционных входов подключены к выходам и средства управления 13.триггера знака, первого регистра наНедостатком этого устройства явля- чальных координат,. регистра длины1ется, то что оно позволяет вычислять вектора, блока постоянной памяти и точки пересецения векторов только с выходу младшего разряда регистра одной телевизионной строкой и имееткода вектора, одни из управляющих большой объем оборудования. входов Соединены соответственно чеНаиболее близким техническим ре- рез первый и второй дешифраторы к20шением к изобретению является устрой- .первому и второму регистрам начальство, содержащее восемь регистров, ных координат, однииз адресных вхоцетыре постоянных запоминающих уст- дов непосредственно, а другие через ройства, мультиплексор, двенадцать третий дешифратор подключены к вто3 9227рым выходам пер во го и второго счетчиков координат развертки, один из информационных и управляющих выходовподключены соответственно к первому элементу ИЛИ подключенному к выход 5ному регистру, выход которого является выходом у строй ст ва, и к второму элементу ИЛИ, соединенному с блокомсинхронизации, соответствующие выходыкоторого подключены к другим управляющим входам строчных формирователейвекторов, другие информационные иуправляющие выходы которых соединенысоответственно с вторыми информационными и третьими управляющими входами последующего строчного формирователя векторов, а выходы последнего - свходами первого строчного формирователя векторов,Кроме того, строчный формирователь20векторов содержит элементы И, ИЛИ,2 И-ИЛИ, группы элементов 2 И" ИЛИ,3 И-ИЛИ, четвертый дешифратор, регистры, счетчики и блок памяти, причемодин из входов первого элемента2 И-ИЛИ и элементов 2 И-ИЛИ и ЗИ-ИЛИгрупп являются соответствующими информационными и управляющими входами формирователя, другие соединеныс выходом первого элемента И, а ихзовыходы соответственно через первыйи второй регистры и третий и четвертый счетчики соединены с соответствующими информационными выходамиФормирователя и через третий регистрс блоком памяти, выход которого через четвертый регистр соединен с соответствующим. информационным выходомформирователя, первый вход первогоэлемента И соединен с инверсным выходом четвертого регистра, прямойвыход которого соединен с первымвходом второго элемента И и вторымвходом блока памяти, третий вход которого подключен к выходу третьегосчетчика, управляющие входы которого соединены с выходами третьего ичетвертого элементов И, первые входыкоторых соединены с. выходом первогорегистра, а вторые входы и управляющие входы второго регистра и четвертого счетчика соединены с выходом пятого элемента И, инверсный вход которого и инверсные входы элементов 3 И-ИЛИ групп соединены с выходом второгоэлемента 2 И-ИЛИ, входы которого соединены с выходами младшего и старшего разрядов второго регистра, управляющий выход четвертого счетчика 19 4соединен с третьим входом второго элемента И , выход которого подключен к первому входу третьего элемента ИЛИ, выход которого соединен с первым входом четвертого регистра, второй вход которого соединен с вы" ходом четвертого элемента ИЛИ, пер" вый вход которого соединен с выходом первого элемента И а второй - с соответствующим управляющим входом формирователя выходы младших разрядов третьего счетчика соединены с входами четвертого дешифратора, выходы которого подключены к соответствующим входам элементов 3 И-ИЛИ групп.На фиг.1 представлена функциональная схема устройства; на фиг.2 функциональная схема строчного Формирователя векторов (СФВ); на фиг3- принцип кодирования изображения векторов в постоянном запоминающем устройстве.Устройство для генерации векторов на индикаторе с растровой разверткой . содержит задающий генератор 1, счетцик 2 ,координаты развертки хт, счетчик 3 координаты развертки т, блок 4 синхронизации, дешифратор 5, триггер 6 знака приращения координаты лх, регистр 7 начальной координаты х, регистр 8 младших разрядов значения начальной координаты у регистр 9 кода вектора, регистр 10 длины вектора, информационные входы 11- 15 устройства, выходные сигналы 16 и 17 блока 4 синхронизации, являющиеся соответственно сигналами разрешения занесения информации и сброса входных регистров, дешифратор 18, постоянное запоминающее устройство 19, дешифратор 20, управляющий вход 21 которого соединен с блоком 4 синхронизации, элементы ИЛИ 22 и 23; выходной регистр 24 устрой" ства, выход 25 видеоинформации, вход 26 "Данные установлены" и выход 27 "Данные приняты" блока синхронизации и СФВ 28, каждый из которых, имеет первые информационные выходы 29-32, первые управляющие выходы 33 выход 34 сигнала .загрузки, вход 35 разрешения загрузки, первые информационные входы 36-39, первые управляющие входы 40, вход сигнала загрузки, выход 42 разрешения загрузки, вторые информационные входы 43-46, вторые управляющие входы 47 и 48, вторые управляющие вы30 5 9227ходы 49, вторые информационные выходы 50, третьи, четвертые, пятыеи шестые управляющие входы 5 1-53,первые и вторые адресные входы 54 и55, триггер 56 знака приращения координаты, счетчик 57 координать х,третий адресный вход 58, регистр 59сдвига, счетчик 60 длины вектора,регистр 61 памяти, дешифратор 62,элементы ИЛИ 63-65 элементы И 66-69, 1 Оэлементы 2 И-ИЛИ 70 и 71, группы элементов 2 И-ИЛИ 72-74, группу элементов 3 И-ИЛИ 75, блок 76 постояннойпамяти, выходной регистр 77 СФВ итриггер 78 занятости СФВ.15Устройство работает следующимобразом,Когда на информационных входах11- 15 устройства установлены реальнь 1 е данные, на вход 26 поступаетсигнал "Данные установлены", и еслидо этого поступил в блок 4 синхронизации с выхода элемента 22 сигнал"Входные регистры свободны", тоблок 4 синхронизации вырабатывает полинии 17 сигнал "Разрешение занесения информации". При этом информация на входах:11 - знак дх - 1 бит12 - значение х н - К бит13 - младшие разряды у-Кбит14 - код вектора - (2" -1) битк.15 - значение длины вектора - (2 -1) бит(в конкретной реализации устройства К=10; К=4) загружается соответственно в триггер 6, регистры 7- 10.Эта информация посредством дешиф"ратора 18 направляется в СФВ, номеркоторого задается регистром 8, одна Око загрузка выбраного СФВ происходиттолько тогда, когда выбираемый СФВсвободен, т.е, на инверсном выходетриггера 78 занятости СФВ устанавливается уровень логической "1", Приэтом информация с выходов триггера.6, регистра 7, постоянного запоминающего устройства 19 совместно с вы-ходом младшего разряда регистра 9кода вектора, регистра 10 через эле 50мент 2 И-ИЛИ 70 и группы элементов2 И-ИЛИ 72, 74 и 73 загружается соответственно в триггер 56, счетчик 57,регистр 59 сдвига и счетчик 60 длинывектора, одновременно с этим произво 55дится загрузка регистра 61 памяти,количество разрядов которого равночислу модулей памяти в блоке 76 постоянной памяти, от дешифратора 20 19 6младших разрядов регистра 7 через группу элементов 3 И-ИЛИ 75. Далее производится запись начальной точки вектора в блок 76 постоянной памяти, при этом номер модуля памяти задается соответствующим ему триггером регистра 61 памяти, адрес - старшими разрядами счетчика 57, а управляющим сигналом служит сигнал по входу 52 из блока 4 синхронизации. Через время, необходимое для записи информации в блок 76 памяти, блок 4 синхронизации вырабатывает по входу 5 1 строби-.рующий сигнал, который поступает на элемент ИЛИ 64 и сбрасывает регистр 6 1 памяти, а через элемент И 68 производит вычитание единицы из содержимого счетчика 60 длины вектора, производит сдвиг влево на один бит регистра 59, увеличивает или уменьшает значение счетчика 57 в зависимости от состояния триггера 56 знака д х, при этом, если с выхода отрицательного переполнения счетчика 60 длины вектора не поступил сигнал окончания построения вектора, а выход элемента 2 И-ИЛИ 71 находится в состоянии логической "1",что указывает на окончание построения вектора в данной телевизионной строке, и регистр памяти обнулен, а также имеется разрешающий уровень сигнала разрешения загрузки информации по входу 35 от следующего СФВ, с выхода элемента И 69 данного СФВ поступает в следующий СФВ сигнал загрузки; Данные с выходов триггера 56 знака дх, счетчика 57 регистра 59, счетчика 60,длины вектора и дешифратора 62 по выходам 29-33 поступают в следующий СФВ, где отработка вектора продолжается. Если же выход элемента 2 И-ИЛИ 71 находится в состоянии логического "0", то. отработка вектора продолжается в данном СФВ, Записанные в блоке памяти СФВ данные считываются под управлением счетчиков 2 и 3 хт и ут, а также дешифратора 5 младшйх разрядов счетчика 3 т, при этом дешифратор 5 выбирает СФВ, из которого затем считываются данные, и выходы старших разрядов счетчика 2 хт задают значение адреса в блок 76 постоянной памяти. Считанные данные поступают черезвыходной регистр 77 СФВ, через элемент ИЛИ 23 и выходной регистр 24устройства на выход 25 видеоинформации устройства.7 92271Сравнение предлагаемого устройства с известным при п=16, где и число СФБ, показывает увеличение.быстродействия устройства в 1-5 раз, что позволяет использовать его в 5 высокопроизводительных системах отображения графической информации.формула изобретения101, Уст ройст во для генерации ве кторов на индикаторе с растровой разверткой, содержащее последовательно соединенные задающий генератор, пер вый и второй счетчики координат развертки, подключенные к блоку синхронизации, триггер знака, регистры начальных координат, кода и длины. вектора, первые входы которых являются информационными входами устройства, а вторые подключены к блоку синхронизации, который соединен с управляющими входами устройства, блок постоянной памяти, вход которого соединен с разрядными вЫходами регистра кода вектора,. и дешифраторы, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит элементы ИЛИ и-строчных формирователей векторов, где и - число строк растра пересека-; ющих знакомест, у каждого из которых одни из информационных входов подключены к выходам триггера знака, первого регистра начальных координат, регистра длины вектора, блока постоянной памяти и выходу младшего разряда регистра кода вектора, одни из управляющих входов соединены соответ. ственно через первый и второй дешифраторы к первому и второму регистрам начальных координат, один из адресных входов непосредственно, а другие через третий дешифратор подключены к вторым выходам первого и второго счетчиков координат развертки, одни из информационных и управляющих выходов подключены соответственно к пер- вому элементу ИЛИ, подключенному к50 выходному регистру, выход которого является выходом устройства, и к второму элементу ИЛИ, соединенному с блоком синхронизации, соответствующие выходы которого подключены к другим управляющим входам строчных формиро 55 вателей векторов, другие информационные и управляющие выходы которых соединены соответственно с вторыми информационными и третьими управляющими входами последующего строчного формирователя векторов, а выходы последнего - с входами первого строчного формирователя векторов.2. Устройство по п.1, о т л и ч аю щ е е с я тем, цто строчный формирователь векторов содержит элементы И, ИЛИ, 2 И-ИЛИ, группы элементов 2 И-ИЛИ, 3 И-ИЛИ, четвертый дешифратор, регистры, счетчики и блок памяти, причем одни из входов первого элемента 2 И-ИЛИ и элементов 2 И-ИЛИ и 3 И-ИЛИ групп являются соответствующими информационными и управляющими входами формирователядругие соединены с выходом первого элемента И, а их выходы соответственно через первый и второй регистры и третий и четвертый счетчики соединены с соответствующими информационными выходами формирователя и через третий регистр с блоком памяти, выход которого через четвертый регистр соединен с соответствующим информационным выходом формирователя, первый вход первого элемента И соединен с инверсным выходом четвертого регистра, прямой выход которого соединен с первым входом второго элемента И и вторым входом блока памяти, третий вход которого подключен к выходу третьего счетчика, управляющие входы которого соединены с выходами третьего и четвертого элементов И, первые входы которых соединены с выходом первого регистра, а вторые входы и управляющие входы второго регистра и четвертого счетчика соединены с выходомпятого элемента И, инверсный вход которого и инверсные входы элементов 3 И-ИЛИ групп соединены с выходом второго элемента 2 И-ИЛИ, входы которого соединены с выходами младшего и старшего разрядов второго регистра, управляющий выход четвертого счетчика соединен с третьим входом второго элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, выход которого соединен с первым входом четвертого регистра, второй вход которого соединен с выходом четвертого элемента ИЛИ, первый вход которого соединен с выходом первого элемента И, а второй - с соответствующим управляющим входом формирователя, выходы младших разрядов третьего счетчика соединены с входами четвертого дешифратора, вы92219 30 ГРУпп.Источники информации, 2. Патент Англии У 1 М 661,принятые во внимание при экспертизе 5 кл. Н ч Т, опублик. 1977 (прототип),1 уу Л,ходы которог о подклюцени к соответствуюцим входам элементов 3 И-ИЛИ 1. Патент Англии Г 103362,кл. НТ, опублик. 1978.922119 фиг 501/63 Тираж 73 ВНИИПИ Государс по делам изоб113035, Москва,Зака дпи,снР венного комитета етений и открытий Ж 35, Раушская на 1 лиал ППП "Паг,од, ул,Проектна г,у Составитель В, Сметанинактор В,Данко Техред С. Мигунова Корректор М. Коста4