Устройство для генерации векторов на индикаторе с черезстрочной разверткой

Союз СоветскинСоциапистнческкнРеспублик О П И С,А Н И Е рц 922718ИЗОБРЕТЕНИЯХ АВТОР СХОМУ СВИДЕ 1 ЕЛЬСТВУ(5)М. Кл. С 06 Г 3/153 Государственный квинтет СССР .ив делаи изобретений и открытийДата опубликования описания 23, 04,82 СН. Н. Горнец, А.А. Лифшиц и М. М. Немировский:,Гч(9 ф) УСТРОЙСТВО ДЛЯ ГЕНЕРАЦИИ ВЕКТОРОВ НА ИНДИКАТОРЕ С ЧЕРЕЗСТРОЧНОЙ РАЗВЕРТКОЙИзобретение относится к вычисли- тельной технике и может быть использовано в устройствах отображения гра. фической информации, в которых оконечным устройством является индикатор с черезстрочной разверткой,Известно устройство для генерации векторов на индикаторе с черезстроч" ной разверткой, содержащее два блока сложения, пять регистров, четыре счетчика, одиннадцать мультиплексоров,:0 блоки памяти на две телевизионныестроки 1 3 недостатком этого устройства является то, что оно позволяет вычислятьтб точки пересечения векторов только с одной телевизионной строкой и имеет большой объем оборудования.Наиболее близким техническим ре-.ч Щ шением к изобретению является устроиство, содержащее восемь регистров, четыре постоянных запоминающих устройства, мультиплексор, двенадцать 2блоков памяти и общее устройство - управления 2 ;Недостатком данного устройства является низкое быстродействие.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство для генерации векторов на индикаторе с черезстрочной разверткой введены дополнительные строчные формирователи векторов, первые информационные входы которых подключены к выходу триггера знака, выходам одного из регистров начальных координат, выходам блока постоянной памяти, выходу младшего.разря-, да регистра кода вектора и выходам регистра длины вектора, первые управляющие входы их подключены к выходу третьего дешифратора, вторые информационные входы, информационные выходы и первые управляющие выходы их подключены соответственно к вторым информационным выходам, вторым информа.3 92271 ционйым входам и седьмым управляющим входам основных строчных формирователей векторов, входы сигнала загрузки и выходы разрешения загрузки информации последующего дополнительного строчного формирователя векторов соединены с соответствующими выходами и входами предыдущего основного строч. ного формирователя векторов, вторые управляющие входы и вторые управляю щие выходы каждого дополнительного строчного формирователя векторов соответственно подключены к блоку синхронизации и другим входам второго элемента ИЛИ. 13При этом дополнительный строчный формирователь векторов содержит элементы 2 И-ИЛИ, третий, четвертый. и пятый элементы ИЛИ, пять элементов И, группы элементов 2 И-ИЛИ, четвертый дешифратор, три регистра и два счетчика, причем одни из входов пер вого элемента 2 И-ИЛИ и элементов 2 И-ИЛИ групп являются одними информационными и управляющими входами формирователя, другие входы соединены с выходом первого элемента Ир а их выходы через первые и вторые .регистры и счетчики соединены с другими информационными выходами Фсрмирователя, первый вход первого элемента И соединен с инверсным выходом третьего регистра, входы которого через третий и цетвертый элементы ИЛИ подключены соответственно к вы 35 ходу первого элемента И и к выходу второго элемента И, соединенному с первым входом пятого элемента ИЛИ, второй вход которого и первый вход второго элемента И соединены с выходом переполнения первого счетчика, выход пятого элемента ИЛИ соединен с входами установки нуля первых и вторых регистров и счетчиков и с вторым входом четвертого элемента45 ИЛИ, выходы младшего и старшего разрядов второго регистра соединены с входами второго элемента 2 И-ИЛИ, выход которого соединен с вторым входом второго элемента И и инверсным входом третьего элемента И, выход которого соединен с управляющими входами второго регистра, второго счетчика и первыми входами четвертого и пятого элементов И, вторые входы которых соединены с выходами первого регистра, а выходы - с управляющими входами второго счетчика, вторые выходы которого через четвер 8 4тый дешифратор соединены с другими управляющими выходами формирователя.На фиг.1 представлена функциональная схема устройства; на фиг.2 функциональная схема основного строчного генератора векторов; на фиг.3- функциональная схема дополнительного СФВ; на фиг.4 - принцип кодирования изображения векторов в постоянном запоминающем Утсройстве,Устройство для генерации векторовдля индикатора с церезстрочной разверткой содержит задающий генератор 1, счетчик 2 координаты развертки хТ, счетчик 3 координаты развертки уТ, блок 4 синхронизации, дешифратор 5, триггер. 6 знака приращения координаты х, регистр 7 начальной координаты хи, регистр 8 младших разрядов значения начальной координаты урегистр 9 кода вектора, регистр 10 длины вектора, информационные входы 11- 15 устройства, выходные сигналы 16 и 17 блока 4 синхронизации, являющиеся соответственно сигналами разрешения занесения информации и сброса входных регистров, дешифратор 18, постоянное запоминающее устройство 19, дешифратор 20,управляющий вход 2 1 которого соединенс блоками 4 синхронизации, элементы ИЛИ 22 и 23, выходной регистр 24 устройства, выход 25 устройства, соединенные с блоком 4 синхронизации вход 26 "Данные установлены" и выход 27 "Данные приняты", основные строчные формирователи 28 векторов (СФВ) каждый из которых имеет первые 29-32 и вторые 33-36 информационные входы, первые управляющие входы 37 и 38, вход 39 сигнала загрузки, выход 40 и вход 4 1 сигнала разрешения загрузки, первые управляющие 42 и информационные 43 выходы, вторые, третьи, четвертые, пятые, шестые и седьмые управляющие входы 44-49, вторые информационные выходы 50-53, первые 54 и вторые 55 адресные входы, выход 56 сигнала загрузки и содержит регистр 57 знака ьх, счетчик 58 координаты х, регистр 59 сдвига, счетчик 60 длины вектора, регистр 61 памяти, дешифратор 62, элементы ИЛИ 63 и 64,элементы И 65-69,элементы 2 И-ИЛИ 70 и 71, группы элементов 2 И-ИЛИ 72- 74, группу элементов 3 И-ИЛИ 75, блок 76 постоянной памяти, выходной регистр 77, регистр 78 занятости СФВи дешифратор 79, дополнительные СФВ5 922780, каждый из которых имеет первые81-84 и вторые 85-88 информационныевходы, вход 89 и выход 99 сигналазагрузки, вход 91 и выход 92 сигналаразрешения загрузки, первые 93 и вторые 94 управляющие входы, первое 95и вторые 96 управляющие выходы и информационные выходы 97-100 и содержитпервый регистр 101 знака ьх, второйсчетчик 102 координаты х, второй ре Огистр 103 сдвига, счетчик 104 длинывектора, дешифратор 105,элементыИЛИ 106-108,элементы И 109-113,элемен.ты 2 И-ИЛИ 114 и 115, группы элементов 2 И-ИЛИ 116-, 118 и третий регистр 1 з1.19 занятости дополнительного СФВ.Устройство работает следующим образом.,Когда на информационных входах 1115 устройства установлены реальные вданные, на вход 26 поступает сигнал"Данные установлены", и если до этого поступил в блок 4 синхронизациис выхода элемента ИЛИ 22 сигнал"Входные регистры свободны", то блок4 синхронизации вырабатывает по линии 17 сигнал "Разрешение занесенияинформации". При этом входная информация с шин11 - знак ьх - 1 битьо12- х- Кбит13 - младшие разряды у - К битн14 - код вектора - (2 " -1) бит15 - значение длины вектора - (2"- -1) бит(в конкретной реализации устройства К=10; К =4) загружается соответственно в триггер 6, регистры7 10,Эта информация посредством дешифратора 18 направляется в СФВ, номер которого задается регистром 8, однако загрузка выбранного СФВ происходит только тогда, когда выбираемый СФВ свободен, т.е, на инверсном выходе регистра 78 или 119 занятости основного или дополнительного СФВм устанавливается уровень логическои " 1" . При этом информация с выходов триггера 6, регистра 7, постоянного запоминающего устройства 19 совместно с выходом младшего разряда регистра 9 кода вектора, регистра 10 через элемент 2 И-ИЛИ 70 (114) и группы элементов 2 И-ИЛИ 72-74 (118, 116 и 117) загружается соответствен 55но в регистр 57 (101)счетчик 58 (102) у регистр 59 (103) сдвига и счетчик 60 (104) длины вектора основного 18 6(дополнительного) СФВ. Для основногоСФВ одновременно с этим производится загрузка регистра 61 памяти,количество разрядов которого равночислу модулей памяти в блоке 76,от дешифратора 20 через группу элементов 3 И-ИЛИ 75. Далее, если СФВосновной, производится запись начальной точки вектора в блок 76памяти, при этом номер модуля памятизадается соответствующим ему триггером регистра 61 памяти, адресстаршими разрядами регистра 57, ауправляющим сигналом служит сигналс входа 45 из блока 4 синхронизации,Через время, необходимое для записи информации, блок 4 синхронизации вырабатывает по входу 44стробирующий сигнал, который поступает на элемент И 62 и сбрасываетрегистр 6 1 памяти, а через элементИ 65 производит вычитание единицыиз содержимого счетчика 60 длинывектора, производит сдвиг регистра59 влево на один бит, увеличиваетили уменьшает содержимое счетчика58 в зависимости от состояния регистра 57 знака ьх, при этом, если с выхода отрицательного переполнения счетчика 60 длины вектора непоступил сигнал окончания построения вектора, а. выход элемента 2 ИИЛИ 71 находится в состоянии логической" 1", что указывает на окончаниепостроения вектора в данной телевизионной строке и регистр 6 1 памятиобнулен, а также имеется разрешающийуровень сигнала разрешения, загрузкиинформации по входу 41 от следующегоСФВ, с выхода элемента И 68 поступает в следующий СФВ сигнал загрузкипо выходу 56. Данные с выходов ре-,гистра 57 знака дх, счетчика 58,регистра 59 сдвига и счетчика длинывектора 60 по соответствующим входам и выходам 52, 49, 50 и 5 1 поступают в следующий СФВ, где отработка вектора продолжается. Отработка данных вектора в дополнительном СФВ происходит аналогично отработке в основном СФВ, за исключением того, что в дополнительном СФВ не требуются средства хранения видеоинформации, поэтому процессы, связанные с записью и чтением информации в блоке памяти СФВ отсутствуют.Записанные в блоке памяти СФВ данные считываются под управлением счетчиков 2 и 3, а также дешифратора25 формула изобретения 7 92271 5 и счетчика 3, при этом дешифратор выбирает СФВ, иэ которого считываются данные, а выходы старших разрядов счетчика задают значениеадреса в блок 76. Так как средства хранения информации о точках пересечения векторов с телевизионными строками имеются только в основном СФВ, то в нечетном полукадре отображение, информации, начальная координата у и эна О чение счетчика 3 уменьшаются на единицу. Считанные данные поступают через выходной регистр 77 основных СФВ, через элемент ИЛИ 23 и через выходной регистр 24 на выход 25 видео информации устройства.Сравнение предлагаемого устройства при п=16, где и - число СфВ, с известным показывает, что быстродействие устройства возрастает в 4-5 раз, это позволяет использовать его в высокопроизводительных системах отображения графической информации. 1. Устройство для генерации векторов на индикаторе с черезстрочной разверткой, содержащее последовательно соединенные задающий генератор, счетчики координат развертки, подклю-ченные к блоку синхронизации, первый дешифратор, соединенный с выходами младших разрядов одного из счетчиков координат развертки, триггер знака, регистры начальных координат, кода и длины вектора, первые входы которых соединены с соответствующими информационными входами устройства, а входы разрешения занесения информации и сброса подключены к блоку синхронизации, второй дешифратор, соединенный с. выходами младших разрядов одногр из регистров начальных координат, управляющий вход которого подключен к блоку синхронизации, третий дешифратор, подключенный к выходам другого регистра начальных координат, а выходы регистра кода вектора за исключением младшего разряда соединены с входами блока постоянной памяти, и строчные формирователи векторов, первые информационные входы которых подключены к выходу триггера знака,выходам одного регистра начальных55 координат, выходам блока постоянной памяти и выходу младшего разряда регистра кода вектора и выходом регистра длины вектора, первые управляющиевходы строчных формирователей векторов соединены с выходами второго итретьего дешифраторов, первые информационные и управляющие выходы каждого строчного формирователя векторов через первый элемент ИЛИ и выходной регистр и через второй элементИЛИ соответственно подключены к вы"ходу устройства и блоку синхронизации, который соединен соответственнос вторым, третьим, четвертым, пятыми шестым управляющими входами каждого строчного формирователя вектора,первые и вторые адресные входы которых подключены к выходам старшихразрядов одного из счетчиков координат развертки и выходам первого дешифратора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит дополнительные строчные формирователи векторов, первые информационные входы которых подключены к выходу триггера знака, выходам одного иэ регистров начальных координат, выходам блока постоянной памяти, выходу младшего разряда регистра кода вектора и выходам регистра длинывектора, первые управляющие входы ихподключены к выходу третьего дешифратора, вторые информационныевходы, информационные выходы и первыеуправляющие выходы их подключены соответственно к вторым информационным выходам,. вторым информационнымвходам и седьмым управляющим входамосновных строчных формирователей векторов, входы сигнала загрузки и выходы разрешения загрузки информации последующего .дополнительного строчного формирователя векторов соединены с соответствующими выходами и входами предыдущего основного строчного формирователя векторов, вторые управляющие входы и вторые управляющие выходы каждого дополнительного строчного формирователя векторов соответственно подключены к блоку синхронизации и другим входам второго элемента ИЛИ.2. Устройство по п,1, о т л и ч аю щ е е с я тем, что дополнительный строчный формирователь векторов содержит элементы 2 И-ИЛИ, третий, четвертый и пятый элементы ИЛИ, пять элементов И, группы элементов 2 И-ИЛИ, четвертый дешифратор, три регистра и два счетчика, причем одни из входов9 92271 первого элемента 2 И-ИЛИ и элементов 2 И-ИЛИ групп являются одними информационными и управляющими входами формирователя, другие входы соединены с выходом первого элемента И аф 5 их выходы через первые и вторые регистры и счетчики соединены с другими информационными выходами формирователя, первый вход первого элемента И соединен с инверсным выхо 1 О дом третьего регистра, входы которого через третий и четвертый элементы ИЛИ подключены соответственно к выходу первого элемента И и к выходу второго элемента И, соединенному с15 первым входом пятого элемента ИЛИ, второй вход которого и первый вход второго элемента И соединены с выходом переполнения первого счетчика, выход пятого элемента ИЛИ соединен сэо входами установки нуля первых и вторых регистров и счетчиков и с вторым входом четвертого элемента ИЛИ, выЯфиа АмтвФ 8 10ходы младшего и старшего разрядоввторого регистра соединены с входамивторого элемента 2 И-ИЛИ, выход которого соединен с вторым входом второго элемента И и инверсным входомтретьего элемента И, выход которогосоединен с управляющими входами второго регистра, второго счетчика и первыми входами четвертого и пятогоэлементов И, вторые, входы которыхсоединены с выходами первого регистра, а выходы - с управляющими входами второго счетчика, вторые выходыкоторого через четвертый дешифраторсоединены с другими управляющими выходами формирователя. Источники информации,принятые во внимание при экспертизе 1. Патент Англии У 1503362,кл. Н 11 Т, опублик.1978,2. П атент Ан глии У 1486615 кл . НТ, опубли к. 1977 прототип)l7- нбадрант р Р 0=,0" 281/63 Тир ВНИИПИ Гос по дела 113035, Мож .732дарственизобретква, ЖПодпиого комитета СССРний и открытийРаушская наб., д.