Пороговый элемент

45 50 б 0 65 Изобретение относится к автоматике и вычислительной технике и может быть испольэованЬ для построения различных устройств обработки дискретной информаций.Известен мажоритарный логический элемент, содержащий преобразователи весов на два входа, состоящие изэлемента И и элемента ИЛИ с параллельно соединенными входами, блокформирования порога и выходной элемент ИЛИ1 3;Наиболее близким по техническойсущности к предлагаемому являетсямажоритарный логический элемент,содержащий два преобразователя весов входов, соединенных с входамиблока формирования порога (.2 3.Недостатками известных устройствявляются низкие функциональные возможности и сложность техническойреализации,Цель изобретения - расширениефункциональных возможностей и упрощение устройства.Для достижения поставленной целив пороговый элемент, содержащий преобразователь весов входов, соединенный выходами с входами блока формирования порога, введены кожутатор и г регистров памяти, причем информационные выходы коммутатора соединены с входами преобразователя весов входов, подключенного выходами к входам регистров памяти, при этом выходы регистров памяти соединены с дополнительными входами блока формирования порога, а их входы разрешения записи - с соответствующими выходами коммутатора.На Фиг. 1 изображена структурная схема предлагаемого пороГового элемента для общего случая; на фиг,2 то же, для случая г= 1.Пороговый элемент (фиг. 1) состоит из коммутатора 1, преобразователя 2 весови/( г+ 1)входов, г регистров 3-1 - 3- г памяти и блока 4 формирования порога. Информационные выходы (их число равно.3 п/( г + 1.) ) коммутатора 1 соединены с входами преобразователя 2 весов входов. Преобразователь 2 весов входов соеди-нен выходами с входами блока 4 формирования порога и входами регистров 3-1 - 3- г памяти.Выходы регистров 3-1 -3- памяти соединены с дополнительными входами блока 4 формирования порога, а входы разрешения записи - с выходами коммутатора 1.На вход 5 устройства подаются тактовые импульсы, а выход блока 4 формирования порога .подключен к выходной шине б. Выходная шина 7 является дополнительным выходом коммутатора 1. Блок 4 формирования порога может быть выполнен в виде группы элементов И, соединенных выходами с входами элемента ИЛИ, а входами - с выходами преобразователя 2 весов входов и регистров 3-1 - 3- г памяти,образуя все неповторяющиеся комбинации весов их выходов, сумма которых равна порогу, Выходы преобразователя 2 весов входов и регистров 10 3-1 - 3-г памяти с весом, равным порогу (для случаев, когда порог, а 4 3 о/( г + 1) Г ), соединены с входами элемента ИЛИ.Преобразователь 2 весов входов 15 является многопороговым логическимэлементом на п 1( г + 1)Г входов,имеющим выходы с весами от у.= 1при аог/( г + 1)и У ,= а- афпг /" о/(г + 1) при а ) г /( + 1)Регистр 3-1 (1 = 1, 2, , г )памяти имеет М -У+ 1 разрядовпри У,не превйшающем числа вхо 25 дов в соответствующей данному регист ру группе входов и И - Уразрядов в противном случае. Все входыустройства разделены на г +1 групп,.причем 1( г + 1 Ц о /( г + 1)- игрупп имеют 3 и/( г + 1)-1 входо З 0 а остальные группы -ь/(г + 1)входов. При подаче разрешающего потенциала на вход разрешения записирегистра 3- памяти в него записывается код, поступающий в этот момент З 5 на информационные входы. код на выходах регистра 3-1 памяти сохраняется до поступления очередного сигнала разрешения записи.Пороговый элемент функционирует 40 следующим образом.В исходном состояния во все регистры 3-1 - 3- г памяти записаны нулевые коды. На вход 5 устройства подаются тактовые импульсы. При этом коммутатор 1 начинает последовательно подключать группы входов к выходам,соединенным с входами преобразователя 2 весов входов. Одновременнос подключением -й группы входовна выходе коммутатора, соединенном с входом разрешения записи 1-го регистра, 3- памяти ( = 1, 2,г ), появляется разрешающий потенциал. При подключении на входы преобразователя 2 весов входов -йгруппы входов устройства на еговыходах формируется весовой код,единица на выходе с весом,которого означает, что на входах преобразователя 2 не менее у единичныхпотенциалов. Весовой код с выходов преобразователя 2 йоступает на входы регистров 3-1 - 3-) памяти изаписывается в регистр 3-, на вхо1046932 Составитель Н. МаркиРедактор С. Юско Техред В.Далекорей Рректор О, Била Заказ 7752/56 Тираж 936 ВНИИПИ Государственного по делам изобретений 113035, Москва, М, Раушис омитета СССРоткрытийкая наб., д, 4/5 ал ППП "Патент", г. ужгород, ул. Проектная, 4 де разрешения записи которого имеется раэрейающий потенциал.Таким образом в течение г тактов в регистры 3-1 - 3- г записывается весовой код числа единичных по- .теицйалов в соответствуюших группахвходовНа (Г + 1)-ом такте на входы преобразователя 2 подключается последняя ( г + 1)-я группа входов устрой.ства. При этом потенциалы с выходапреобразователя 2 весов входов ивыходов регистров 3-1 - З.-г памятипоступают на входы и дополнительныевходы блока 4 формирования порога,выэывая на его выходной шине б .единичный потенциал, если на входахпорогового элемента имеется а илиболее единичных потенциалов (где апорог), и нулевой потенциал в противном случае,Об окончании цикла работы порогового логикеского элемента свидетель ствует единичный потенциал на выходной шине 7, являющийся дополнительным ( г + 1)-ом выходном коммутаторе 1,В течение длительности.разреша 5 кицего потенциала на выходной шине 7с выходной шины б порогового элемента снимается выходной сигнал.далее цикл работы порогового эле"мента повторяется,1 О Таким образом, всякий раз, когдачисло единичных потенциалов на входе порогового логического элементабольше или равно а на ( г + 1)-омтакте. работы устройства на его выходе появляется единичный потенциал. Предлагаемый пороговый элемент обладает бОльшими функциональными воэможностями, так как позволяет , реализовать пороговую функцию с любым порогом в от любого числа пере- менных