Устройство для контроля типовыхэлементов замены

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиикСоциалистичесиикРеслублии 1 1 832557 61) Дополнительное к 22) Заявлено 16. 07. 7 т. свид-ву 321) 2842448/18-24 с присоединением заявки рв(23) Приоритет всудврстВВкньй квмктет СССР вв дюми кыбамвиюотехническийенийа.)" . Ленинградский орде институт имеют В,(71) Заявите 54)УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ТИПОВЫХ ЭЛЕМЕНТЗАМЕНЫ"Сброс" иматор, индсборки, иНедост тельные затраты времени на поиск дефектов.Цель изобретения - повышениебыстродействия устройства.Поставленная цель достигается 10тем, что в устройство введен блокоперативной памяти, первый управляющий вход которого соединен с выходамблока управления и управляющим входом генератора тестов второй управляющий вход - с выходом элемента ИЛИ,группа информационных входов - совторой группой входов блока индикациии группой входов дешифратора, группаинформационных выходов - с группойинформационных входов генератора тестов. Притом блок оперативной памятиясодержит последовательно саединенныпервый и второй узлы памяти, пнфарИзобретение относится к контролю устройств вычислительной техники и 2 е может быть использовано для нахождения дефектов в типовых элементах замены ЦВМ.Известно устройство поиска дефектов в логических блоках, которое позволяет контролировать типовые элементы замены 11 1.Однако при использовании этого устройства на поиск всех дефектов затрачивается значительное время.Наиболее близким техническим решением к предлагаемому является устройство для нахождения кратных неисправностей в схемах ЦВМ. Это устройство позволяет отыскивать дефекты одновременно в нескольких объектах. Устройство содержит генератор импульсов, элементы ИЛИ, стробнрующие, блокирующие и управляющие ключи, дешифратор, линию задержки, счетчик импульсов, триггер остановки, триггер последнего разряда счетчика, кнопки"Пуск", накапливающий сумикатор совпадения, схемундикатбр йсправности 2,ток устройства - значи 3 832557мационные входы первого узла памяти 1являются информационными входами блока, управляющий вход - вторым управляющим входом блока, информационныевыходы второго узла памяти являютсяинформационными выходами блока, уп-.равляющий вход - первым управляющимвходом блока,Это позволяет после обнаруженияочередного дефекта тест (генератор 10тестов) возвращать не в исходноесостояние, а в состояние, соответствующее моменту обнаружения предыдущего дефекта. В результате участоктеста, на котором не обнаруживались 15дефекты, не повторяется несколько раз.На фиг. 1 представлена структурнаясхема устройства; на фиг, 2 - временная диаграмма работы устройства.Устройство содержит блокуправления, генератор 2 тестов, блок 5оперативной памяти, состоящий из последовательно соединенных первого узла 3 памяти и второго узла 4 памяти,генератор 6 импульсов, М контролируемых типовых элементов 7 замены,коммутатор 8, И элементов 9 неравнозначности, элементы 10 ИЛИ, блок 11индикации, дешифратор 12.(связь для упрощения на чертеже не показана) устаналиваются в исходныесостояния генератор 2 тестов, первыйузел 3 памяти и второй 4 узел памятиблока 5 оперативной памяти. Затем покоманде "Пуск" блока 1 управленияпоследовательно осуществляются следующие операции: генератор 2 тестовустанавливается в состояние , соответствующее содержимому второго узла4 памяти, а содержимое первого узла3 памяти блока 5 оперативной памяти45переписывается во второй узел 4 памяти блока 5 оперативной памяти. Поэтой же команде генератор 6 импульсов начинает вырабатывать импульсырабочей частоты, поступление которыхв генератор 2 тестов вызывает генерацию тестовых сигналов. Эти сигналыподаются на контролируемые типовыеэлементы 7 замены таким образом, чтона идентичных входах всех контроли 55руемых элементов 7 действуют одинаковые сигналы. Выходные сигналы контролируемых элементов 7, пройдя черезкоммутатор 8, попадают на И М-вхо фдовых элементов 9 неравнозначности, где М - количество контролируемых типовых элементов 7 замены,а И - число выходов одного типового элемента 7 замены.Причем коммутатор 8 обеспечив ае т подключение идентичных выходов контролируемых типовых элементов 7 замены к одному и тому же элементу 9 не- равнозначности. Если на каком-то К-ом выходе любого из контролируемых типовых элементов 7 замены на 1 -омтестовом сигнале появляется сигнал неадекватный сигналам на К-ых выходах остальных контролируемых типовых элементах 7 замены, то срабатывает К-ый элемент 9 неравнозначности Выходной сигнал (команда "Останов" ) К-ого элемента 9 неравнозначности через элемент 10 ИЛИ прекращает генерацию импульсов рабочей частоты генератора 6 импульсов и тем самым прекращает работу генератора 2 тестов. Эта же команда разрешает запись состояния генератора 2 тестов в первый узел 3 памяти блока 5 оперативной памяти. Кроме того, логические состояния ("Оц или "1") выходов всех контролируемых типовых элементов 7 замены и генератора 2 тестов индицируются с помощью блока 11 индикации, по показаниям которого определяется неисправный типовой. элемент 7 замены и существующий в.нем дефект.После обнаружения и фиксации дефекта блока 1 управления вновь вырабатывает команду "Пуск". По этой "космаиде генератор 2 тестов устанавливается в состояние, соответствующее содержимому второго узла 4 памяти блока 5 оперативной памяти, а состояниепервого узла 3 памяти блока 5 оперативной памяти заносится во,второй узел 4 памяти блока 5 оперативной памятиВ таблице показана последовательность переходов состояний генератора 2 тестов, первого и второго узлов 3,4 памяти блока 5 оперативной памяти по командам "Останов", соответствующим моментам обнаружения. дефектов, и "Пуск".Рассмотрим временную диаграмму, которую можно интерпретировать, как граф переходов состояний генератора 2 тестов, поиска дефектов в двух контролируемых типовых элементах 7 замены, реализуемую в известном уст5 832557 6 ройстне на примере двух дефектов в состояния после обнаружения каждого перв ом и тр ех - в о в тор ом типовых дефекта, Последний прогон теста элементах 7 замены (фиг, 2 а). Вер- свидетельствует об исправности обоих шины 1 о и 1 обозначают начало и типовых элементов 7 заметны. Временная конец теста, время генерирования ко-диаграмма. поиска дефектов в тех же торого Т. типовых элементах 7 замены, реализуеЦ)ФВершины 11 - соответствуют мо- мая в предчагаемом устройстве, покаментам состояниям) обнаружения Ф -го зан на фиг. 2 б, Между обозначения- дефекта в-ом типовом элементе 7 ми на фиг2 и таблицей сушествует замены, а вершины т, - повторным за- о следующее соответствие о-оМпускам теста. Реализуемый в известном устройстве принцип основан наповторных запусках теста с начального 1 1 1 2 2 Ъ 2 435 40 45 Формула изобретения 9 8325Как видно из фиг, 2 б, при повторных запусках тест начинается не сначала, а с состояния, соответствующего моменту обнаружения предыдущего дефекта. В результате этого суммарное5 время поиска всех дефектов сокращается. Если на всей длине теста в контролируемых типовых элементах 7 замены не обнаружено ни одного дефекта, то не срабатывает ни один элемент 9 неравнозначности, Прекращение проверки производится при появлении на выходах генератора 2 тестов последнего тестового сигнала, который выделяется дешифратором 12 и через элемент ИЛИ 10 останавливает генератор 6 импульсов, При этом исправность всех контролируемых типовых элементов 7 замены индицируется блоком 11 индикации. Выигрыш во времени от применения предлагаемого устройства по сравнению с известным можно определить следующим образом:О), а)Р), 4), 2)З,где Т,1 - (суммарное время поиска всехдефектов в известном уст-"ройстве;(.1) (21,О 1,4)1 1) т)2.)(2.) -14) .(1) где Т - сумдарное время поиска всехдефектов в предлагаемом устройстве.Ж+Р)+Р)+И)М 1 1 2 2. Ъ+1., -1.ЪОчевидно, что отношение Т(Т 7 1, т, е. предлагаемое устройство обеспечивает. сокращение времени поиска всех дефектов, следовательно, повышает быс тродейс тви е1, Устроиство для контроля типовых 5 Оэлементов замены, содержащее генера 57 10 тор тестов, группа информационныхвыходов которого подключена ко вхо -дам контролируемых элементов и кгруппе входов дешифратора, выходкоторого подсоединен к первому входуэлемента ИЛИ, выходом подключенногок первому управляющему входу генератора импульсов, второй управляющийвход которого соединен с выходом блока управления, а выход - с входомсинхронизации генератора тестов, выходы контролируемых элементов подклю-чены ко входам коммутатора, группывыходов которого подключены к группамвходов соответствующих элементов неравнозначности и первой группе входовблока индикации, выходы элементовнеравнозначности соединены с соответствующими входами элемента ИЛИ, о т.л и ч а ю щ е е с я тем, что с цельюповышения быстродействия устройства,оно содержит блок оперативной памяти,первый управляющий вход которого соединен с выходом блока управления иуправляющим входом генератора тестов,второй управляющий вход - с выходомэлемента ИЛИ, группа информационныхвходов - со второй группой входов бло- .ка индикации и группой входов дешифратора, группа информационных выходов - с группой информационных входов генератора тестов,2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок оперативной памяти содержит последователь.но соединенные первый и второй узлыпамяти, информационные входы первогоузла памяти являются информационнымивходами блока, управляющий вход - вторым управляющим входом блока, информационные выходы второ 1 о узла памяти являются информационными выходамиблока, управляющий вход - первым управляющим входом блока,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 378852, кл. 6 06 Р 11/00, 1968.2, Авторское свидетельство СССРУ 533894, кл. 6 06 В 31/28, 1976832557 а Составитель И. АлексеРедактор М. Ликович Техред Н.Майорош. орректор Г. Назаров аказ 3973ВНИИПИ одписно 11303 Пате город, ул. Проектная филиал 2 Тираж 745Государс твенного комиелам изобретений и оМосква, Ж - 35, Раушс ета СС рытий я наб,