Цифровой генератор синусоидальных колебаний

О 1 ОЗ СОВЕТОЦИАЛИСТИЧ РЕСПУБЛИК 51)4 Н 03 КОМИТЕТ СССР ЕНИЙ И ОТКРЫТ ГОСУДАРСТВЕННЫПО ДЕЛАМ ИЗОБ) 1",11 ЗОБРЕТ ОПИС т , ру,1; у ВТОРСНОМУ СВ. 8). видетельство 03 К 4/00, 1 Цифровая изра инфранизк ия, 1975, с. СССР 76.ерих ча 130,лите ерги УСОИДАЛ импульс именение устройетения -(54) ЦИФРОВОЙ ГЕНЕРАТОР СИННЫХ КОЛЕБАНИЙ(57) Изобретение относитсяной технике и может найти ив измерительной аппаратурествах автоматики, Цель изобрасширение диапазона генери 801292 частот и упрощение устройства. Цифровой генератор (ЦГ) содержит задающий генератор 1 импульсов, делитель2 частоты импульсов с переменным коэффициентом деления (Д), реверсивныйсчетчик 4 импульсов, дешифратор 5и управляемый интегратор 7. В устройство введены делитель 3 частоты импульсов с переменным коэффициентомделения, блок 6 преобразования кода.При этом максимальная неискаженнаячастота генерируемых ЦГ колебаний зависит от числа разрядов Д 2. Чем больбольше число разрядов Д 2, тем нижегенерируемая частота. Верхняя граница частотного диапазона ЦГ практически ограничена только быстродействием Д 3 и частотой задающего генератора 1 импульсов. Широкий диапазончастот ЦГ объясняется отсутствием погрешностей, вносимых умножителем частоты. 2 з.п. ф-лы, 4 ил,Изобретение относится к импульснойтехнике и может найти применение визмерительной аппаратуре и устройствах автоматики.Цель изобретения - расширение диапазона генерируемых частот при одновременном упрощении устройства,На фиг.1 приведена структурнаясхема устройства; на фиг.2 - функциональная схема блока преобразованиякода; на фиг.3 - функциональная схемауправляемого интегратора; на фиг.4временные диаграммы работы устройства.Устройство содержит задающий гене 5ратор 1 импульсов, первый и второй деделители 2 и 3 частоты импульсов спеременным коэффициентом деления, реерсивный счетчик 4 импульсов, дешифратор 5, блок 6 преобразования кодаи управляемый интегратор 7.Задаюший генератор 1, второй делитель 3, первый делитель 2, реверсивный счетчик 4, дешифратор 5 иблок 6 соединены последовательно,Выход блока 6 соединен с вторым выходом второго делителя 3, второй выход которого соединен с первым входом управляемого интегратора 7, второй вход которого соединен с вторымвыходом дешифратора 5, а выход является выходом устройства.Блок 6 содержит с первого по шестой разряды 8-13 входной шины, с первого по пятый элемент 2 ИИЛИ-НЕ 14-1, триггер 19, с первого пошестой элементы И-НЕ 20-25. Первый разряд 8 соединен с входом уста" ковки в ноль триггера 19 и первым 40 входом первого элемента И пятого элемента 2 ИИЛИ-НЕ 8, второй разряд 9 соединен с первыми входами вторых элементов И четвертого и пятого элементов 2 ИИЛИ-НЕ 17 и 18, третий разряд 1 О соединен с первыми входами первых элементов И третьего и чет-, вертого элементов 2 ИИЛИ-НЕ 16 и 17, четвертый разряд 11 соединен с первыми входами вторых элементов И второго и третьего элементов 2 ИИЛИ-НЕ 15 и 16, пятый разряд 12 соединен с первыми входами первых элементов И первого и второго элементов 2 ИИЛИ-НЕ 14 и 5, шестой разряд 13 соединен с первым входом второго элемента И первого элемента 2 ИИЛИ-НЕ 14 и входом установки в единицу триггера 19, прямой выход которого соединен с. вторыми входами вторых элементов И первого, третьего и пятого элементов 2 ИИЛИ-НЕ 4, 16 и 18 и с вторыми входами первых элементов И второго и четвертого элементов 2 ИИЛИ-НЕ 15, 17, а инверсный выход триггера 19 соединен с вторыми входами первых элементов И первого, третьего и пятого элементов 2 ИИЛИ-НЕ 14, 16 и 8 и вторыми входами вторых элементов И второго и четвертого элементов 2 И-ИЛИ-НЕ 15 и 17. Первые, входы с первого по шестой элементов И-НЕ 20-25 соединены с выходом пятого элемента 2 И-ИЛИ-НЕ 18, вторые входы с первого по четвертый элементов И-НЕ 20-23 соединены с выходом четвертого элемента 2 ИИЛИ-НЕ 17, второй вход пятого элемента И-НЕ 24 и третьи входы первого и второго элементов И-НЕ 20 и 21 соединены с выходом третьего элемента 2 ИИПИ-НЕ 16, второй вход шестого элемента И-НЕ 25, третий вход пятого элемента И-НЕ 24 и четвертый вход первого элемента ,И-НЕ 20 соединены с выходом второго элемента 2 ИИЛИ-НЕ 5, третий вход третьего элемента И-НЕ 22 и четвертый вход пятого элемента И-НЕ 24 соединены с выходом первого элемента 2 ИИЛИ-НЕ 14Выходы с первого по шестой элементов И-НЕ 20-25 образуют соответственно с шестого по первый разряды выхода блока 6. Управляемый интегратор 7 содержит триггер 26, первый и второй ключи 27 и 28, двухвходовой интегратор29. Вход триггера 26 является вторым входом управляемого интегратора 7, прямой и инверсный выходы триггера 26 соединены с управляющими входами первого и второго ключей 27 и 28, входы которых объединены и образуют первый вход управляемого интегратора 7, а выходы соединены соответственно с первым и вторым выходами двухвходовога интегратора 29, выход которого является выходом управляемого интегратора 7.Реверсивный счетчик 4 может быть выполнен по одной из известных схем с переключением направления счета при переполнении, Двухвходовый интегратор 29 также может быть выполнен по известной схеме. Остальные блоки выполнены на типовых элементах.3 - 292Рассмотрим работу цифрового генератора. Условимся наличие потенциала на выходе какого-либо логического элемента считать 1 , а его отсутстн нее ивие 05С выхода задающего генераторанапряжение с частотой Й, поступает на счетный вход второго делителя 3, который по первому выходу имеет постоянный коэффициент деления, рав- О ный и, независящий от управляемого кода. С первого выхода этого делителя напряжение с частотой Йппоступает на счетный вход пер 5 вого делителя 2. Коэффициент деления этого делителя изменяется переключателями от 1 до И.При изменении коэффициента деления первого делителя 2 меняется выходная 20 частота цифрового регистра. С выхода первого делителя 2 импульсы с часьтотой -- поступают на вход реверИ.сивного счетчика 4. Емкость ревер сивного счетчика 4 определяет число участков аппроксимации генерируемой синусоиды. От числа участков аппроксимации зависит коэффициент нелинейных искажений генерируемых колебаний.ЗО Поэтому емкость счетчика 4 выбирается исходя из заданного коэффициента нелинейных искажений, который при линейной аппроксимации равен 2, с 98). 35К = -- (1 2 й720 1где Г - число участков аппроксимации всего периода синусоиды.Так как реверсивный счетчик 4 40 определяет число участков аппроксимации только четверти периода синусоидального Сигнала, то его емкость будет равна в вВыходной код счет 445 чика 4 поступает на вход дешифратора 5. Первый выход дешифратора 5 подключен к кодовым шинам фтока 6, с выхода которого поступают коды, пропорциональные значениям синуса 50 в точках аппроксимации. Эти коды определяют углы наклона аппроксимирующих прямых для каждого участка аппроксимации, Выход блока 6 поразрядно соединен с вторым входом вто-, 55 рого делителя 3, На втором .выходе второго делителя 3 за. время Т= в- формируется пачка импульсов,л 67 приблизительно равномерно распределенных по интервалу времени Т, количество которых в пачке, пропорционально управляющему коду. Пачки импульсов с второго выхода второго делителя 3 поступают на первый вход управляемого интегратора 7. Число импульсов в пачке определяет скорость нарастания напряжения на выходе управляемого интегратора 7, т.е. наклон аппроксимирующей прямой на данном участке аппроксимации.Рассмотрим процесс формирования синусоидального напряжения. В момент времени, когда реверсивный счетчик 4 заполнен, на разряде 13 фиг. (фиг.2) блока 6 появится "1", которая установит триггер 19 в "1", Единица с прямого выхода триггера 19 откроет левые (по фиг.2) элементы И элементов,2 ИИЛИ-НЕ 14-18. При этом "1" с разряда 13 пройдет через элемент 14 на входы элементов 22 и 24, в результате чего на выходе блока 6 появится код 001010, в соответствии с которым на выходе второго делителя 3 появится соответствующая пачка импульсов, число которых и определит угол наклона аппроксимирующей прямой на участке от г., до с (фиг.4 ). При поступлении очередного импульса на вход реверсивного счетчика 4 выходной код его изменится так (в это время он работает на вычитание), что на разряде 12 блока 6 появится "1", которая, пройдя через элемент 15, изменит код на выходе блока 6, Значение кода станет равным 100011. Этим кодом будет задан другой наклон аппроксимирующей прямой на втором участке от С до С и т.д. Когда1 Язначение кода в реверсивном счетчике 4 будет равно 001, на разряде 9 бло,ка 6 появится "14, которая, пройдя через элемент 18, сформирует на выходе блока 6 код 11111С приходом очередного импульса на вход реверсивного счетчика 4 его выходной код станет равным 000. На этом заканчивается формирование первой четверки синусоиды. В это время на разряде 8 блока появится "1", которая установит триггер 19 в состояние "0", при этом закроются левые (по.фиг.2) и откроются правые элементы И элементов 2 ИИЛИ-НЕ 4-18. Через правый элемент И элемента 2 ИИПИ-НЕ 18 единица с разряда 8 пройдет на .входы элементов И-НЕ 20-25 и на выходе бло5 129216 ка 6 появится код 111111, т.е. такой же, какой был сформирован до этого единицей с разряда 9,Действительно углы наклона аппроксимирующих прямых на участках е -с и е -г. (фиг.4, е)5 5 бравны, Тоже можно сказать и об участках сз-ти сб -с. 1 е 1-ез и еФ -е в 1и т -е- и- . Участ 2 б Рф о б 1 о ком аппроксимации Т,- заканчивается процесс формирования половины 10 синусоиды. Вторая половина синусоиды формируется аналогичным образом.Рассмотрим работу управляемого интегратора 7. С второго выхода второго делителя 3 пачки импульсов 15 (фиг4,а) поступают на первый вход управляемого делителя 7, Когда код реверсивного счетчика 4 достигает максимального значения, на втором выходе дешифратора 5, а следователь но, и на счетном входе триггера 26 появляется "1" (фиг.4,5 ), которая опрокидывает триггер 26 (фиг.4,5). При наличии "1" на прямом выходе триггера 26 ключ 28 закрыт, а ключ 25 27 открыт. При этом пачки импульсов, поступающие на первый вход управляемого интегратора 7, проходят через ключ 7 (фиг,4, ),поступают на первый вход двухвходового интегратора 29 и 30 заряжают имеющийся в нем конденсатор. Заряд идет все время, пока реверсивный счетчик 4 считает от максимального значения до нуля и обратно до максимального значения эа время от. до(фиг.4, е). После этого на втором входе управляемого интегратора 7 опять появится ")" (фиг.4,8 ), которая опрокидывает триггер 26, при этом на инверсном выходе триггера 26 щ .появляется "1", а на прямом "О" (фиг.4,6). Ключ 27 закрывается, а ключ 28 открывается и импульсы, поступающие на первый вход управляемого интегратора 7, пройдя через ключ 45 28 (фиг.4,д ), поступают на второй вход двухвходового интегратора 29 и начинают разряжать конденсатор - участок времени от с, до(фиг.4,е),Разряд емкости происходит такое же 50время, как и ее заряд, В дальнейшемцикл заряда и разряда емкости повторяется. В результате на выходе интегратора 7 формируется. синусоидальноенапряжение (фиг,4,е), 55Минимальная неискаженная частотагенерируемых цифровым генераторомколебаний зависит от числа разрядов первого делителя 2. Чем больше 76число разрядов первого делителя 2, тем ниже генерируемая частота, Увеличение разрядности первого делителя 2 каких-либо технических трудностей не вызывает.Верхняя граница частотного диапазона цифрового генератора практически ограничена только быстродействием схемы второго делителя 3 и частотой задающего генератора 1.Коэффициент нелинейных искажений при линейной аппроксимации зависит от количества участков апйроксимации. В предположении, что интегратор 7 линеен, других погрешностей при генерированйи колебаний генератор не имеет. Широкий диапазон частот предлагаемого цифрового генератора по сравнению с известным объясняется отсутствием погрешностей, вносимых умножителем частоты. Ф о р м у л а изобретения 1. Цифровой генератор синусоидальных колебаний, содержащии задающий генератор импульсов, первый делитель частоты импульсов с переменным коэффициентом деления, реверсивный счетчик импульсов, выход которого соединен с входом дешифратора, и управляемый интегратор, о т л и ч а ю щ и йс я тем, что, с целью расширения диапазонов генерируемых частот при одновременном упрощении устройства, в него введены второй делитель частоты импульсов с переменным коэффициентом деления и блок преобразования кода, причем выход задающего генератора импульсов соединен с первым входом второго делителя частоты импульсов с переменным коэффициентом деления, первый выход которого через первый делитель частоты импульсов с переменным коэффициентом деления соединен с входом реверсивного счетчика, а первый выход дешифратора через блок преобразования кода соединен с вторым входом второго делителя частоты, второй выход которого соединен с первым входом управляемого интегратора, второй вход которого соединен с вторым выходом дешифратора. 2. Генератор по п. 1, о т л и - ч а ю щ и й с я тем, что блок преобразования кода содержит с первого по пятый элементы 2 ИИЛИ-НЕ, триггер, 129267с первого ло шестой элементы И-НЕ, причем первый разряд входа блока соединен с входом установки в ноль триггера и первым входом первого элемента И пятого элемента 2 ИИЧИ-НЕ 5 второй разряд - с первыми входами вторых элементов И четвертого и пятого элементов 2 ИИЛИ-НЕ,. третий разряд - с первыми входами первых элементов И третьего и четвертого элементов 2 ИИЛИ-НЕ, четвертый разряд - с первыми входами вторых элементов И второго и третьего элементов 2 ИИЛИ-НЕ, пятый разряд - с первыми входами первых элементов И пер 15 вого и второго элементов 2 ИИЛИ-НЕ шестой разряд входа - с первым входом второго элемента И первого элемента"2 ИИЛИ-НЕ и входом установки в единицу триггера, прямой выход которого соединен с вторыми входами вторых элементов И первого, третьего, пятого и с вторыми входами первых элементов И второго и четвертого элементов 2 ИИЛИ-НЕ, а его инверсный выход соединен с вторыми входами первых элементов И, первого, третьего, пятого и второго элементов И второго и четвертого элементов 2 ИИЛИ-НЕ30 при этом первые входы с первого по шестой элементов И-НЕ соединены с выходом пятого элемента 2 ИИЛИ-НЕ, . вторые входы с первого по четвертый элементов И-НЕ соединены с выходом четвертого элемента 2 ИИЛИ-НЕ, второй вход пятого элемента И-НЕ и третьи входы первого и второго элементов И-НЕ соединены с выходом третьего элемента 2 ИИЛИ-НЕ, второй входшестого элемента И-НЕ, третий входпятого элемента И-НЕ и четвертый входпервого элемента И-НЕ соединены с выходом второго элемента 2 ИИЛИ-НЕ,третий вход третьего элемента И-НЕи четвертый вход пятого элементаИ-ЬЕ соединены с выходом первого элемента 2 ИИЛИ-НЕ, а выходы с первогопо шестой элементов И-НЕ образуют соответственно с шестого по первый разряды выхода блока преобразованиякода. 3. Генератор по и. 1, о т л и ч а - ю щ и й с я тем, что управляемый генератор содержит триггер, первый и второй ключи и двухвходовый интегратор, причем вход триггера является вторым входом управляемого интегратора, прямой и инверсный выходы триггера соединены с управляющими входами соответственно первого и второго ключей, входы которых соединены с первым входом управляемого интегратора, а выходы соединены соответственно с первым и вторым входами двухвходо" вого интегратора, выход которого является выходом управляемого интегратора.Тираж 902И Государственного комитета делам изобретений и открытий 5, Москва, И, Раушская на