Устройство для задержки импульсов

(н 1822 331 ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЖИТЕЛЬСТВУ Своз Соаетскик Социалистическик Республик(61) Дополнительное к авт. свид-ву -22) Заявлено 1604,79 (21) 2751635/18-21с присоединением заявки Йо(23) ПриоритетОпубликовано 15,0481, Бюллетень ЙЯ 14Дата опубликования описания 15,0481 Р)м 1(з Н 03 К 5/13 Государственный комитет СССР но делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ Изобретениеотносится к вычислительной технике и автоматике и может быть использовано в устройствах с широким диапазоном регулировки вре 5 мени задержки.Известно устройство для задержки импульсов, содержащее генератор тактовых импульсов, элемент совпадения, рабочий и управляющий счетчики, управляющий ключ., триггер 11.Недостатками этого устройства являются низкая точность задержки вследствие формирования выходного импульса схемой сравнения, взаимозависимость диапазона электронной регу лировки времени задержки и точности задержки и узкие функциональные воз-. можности, обусловленные тем, что данная цифровая линия задержки не имеет промежуточных отводов. 20Известно также устройство для задержки импульсов, содержащее генератор тактовых импульсов, элемент совпадения, рабочий и управляющий счетчики, управляемый ключ, триггер, эле-мент объединения, многовходовой элемент совпадения, и-входовые элементы совпадения (2 .Недостатками данного устройства являются взаимозависимость диапазо ЗО на электронной регулировки временизадержки и точности задержки импульсов. Такое устройство обеспечиваетформирование импульса, задержанногоотносительно входного на величинуТтн 7игде и -количество информационныхразрядов в слое, хранящемсяв управляющем счетчике;Т - период тактовых импульсовгенератора тактовых импульсов,при этом точность задержки определяется величиной Т . Как видно из вышеприведенного соотношения, при неизменном для обеспечения необходимого диапазона электронной регулировки времени задержки необходимо увеличить период тактовых импульсов,а для обеспечения точной величинызадержки - уменьшить период тактовыхимпульсовТаким образом, данное устройство обеспечивает высокую точность задержки при узком диапазонеэлектронной регулировки времени за,держки или обеспечивает широкийдиапазон электронной регулировкивремени задержки при низкой точности величины задержки. Кроме того,для данного устройства характернынизкая помехоустойчивость, обусловленная тем, что поступление на еговход любого сигнала во время формирования задержанного выходного сигнала приводит к выдаче ложного сигнала, т.е. сигнала, имеющего задерж"ку отличную от заданной, а также узкие функциональные возможности, обусловленные тем, что данное устройствоза один такт работы не обеспечиваетформирование сетки задержанных друготносительно друга импульсов.Цель изобретения - расширениедиапазона электронной регулировкивремени задержки,при сохраненииточности задержки, повышение помехоустойчивости и расширение функциональных возможностей.Для достижения укаэанной целив устройство для задержки импульсов,содержащее генератор тактовыхимпульсов, элемент объединения, и двухвходовых логических элементов И, управляющий регистр, инверсные выходыразрядов которого соединены со входами одноименных двухвходовых логических элементов И, рабочий счетчик,многовходовой элемент совпадения,входы которого соединены с выходамиразрядов рабочего счетчика, а выходсоединен со входом элемента объединения и с первой выходной шиной, введены делитель частоты, логическийэлемент а И-ИЛИ, элемент запрета,Р входных логических элементов ИЛИ,счетчик масштабов, дешифратор,(а) инверторов, формирователь импульсов считывания кода задержки,а выходных логических элементов И,первые входы которых соединены с вы-.ходом многовходового элемента совпадения, а их вторые входы соединеныс одноименными выходами дешифратора,при этом их выходы соединены с выходными шинами устройства, причем выход генератора тактовых импульсовсоединенен со входом делителя, выходы которого от первого до (щ)-госоединены со входами одноименных инверторов и с первыми входами группот первого до (а) логического элемента щ И-ИЛИ, а а-ый выход соединен с первым входом щ-ой группы логического элемента щ И-ИЛИ, при этомвторые входы групп от первого до.дешифратора и одноименными входамиформирователя импульсов считываниякода задержки, второй вход а-ой группы логического элемента а И-ИЛИ соединен с щ-ым выходом дешифратора,выход логического элемента а И-ИЛИприсоединен к счетному входу рабочего счетчика и к стробирующему входумноговходового элемента совпадения,первый вход элемента запрета соединен со входной шиной, а ее второйвход присоединен к нулевому выходу цешифратора, при этом выход элемента запрета соединен со вторым входомэлемента объединения и со вторымивходами первых Р двухвходовых логических элементов И, выходы которыхприсоединены к первым входам а-входовых логических элементов ИЛИ, вторые входы двухвходовых логическихэлементов И от (р+1) до 2 р соединеныс.первым выходом формирователя импульса считывания кода задержки, вторые входы двухвходовых логическихэлементов от (1 р+1) до (1+1) Р сое динены с 1-ым выходом формирователяимпульса считывания кода задержки, 1вторые входы двухвходовых логических элементов И от (и-р) до и соединены с (а) выходом формирователяимпульсов считывания кода задержки,выходы двухвходовых логических элементов И от (р+1) до 2 р соединены 20 со вторыми входами а-входовых логических элементов ИЛИ, выходы двухвходовых логических элементов И от(1 р+1) до (1+1)р соединены с (1+1)входами логических элементов ИЛИ 5 выходы двухвходовых элементов И от(и-р) до и соединены с щ входамищ-входовых логических элементов ИЛИ,причем выходы а-входовых логическихэлементов ИЛИ присоединены с поразрядным входам рабочего счетчика, выход элемента объединения соединенсо счетным входом счетчика масштабов,выход которого присоединен ко входудешифратора, при этом первый выходдешифратора соединен со вторым входом выходного логического элементаИ, выход первого инвертора присоединен к а входу формирователя импульсов считывания кода задержки, выходинвертора присоединен к (а+1) 40 входу формирователя импульсов считывания кода задержки.выход(щ) инвертора присоединен к 2 (а)входу формирователя импульсов считывания кода задержки, вход "Уст.Оф 4 формирователя импульсов считываниякода задержки соединен с выходом многовходового элемента совпадения.При этом формирователь импульсовсчитывания кода задержки содержит(а) трехвходовых логических элементов И, элемент объединения и триггер, причем первые входы логическихэлементов И соединены с одноименными входами формирователя импульсовсчитывания кода задержки, а еговходы от (а)+11 до,2(щ) присоединены соответственно ко вторымвходам логических .элементов И, третьи входы логических элементов Иобъединены и соединены с инверсным 60 выходом триггера, вход К которогосоединен со входом фуст,О" формирователя импульсов считывания кодазадержки, выходы логических элементов .И соединены со входами логичес 65 кого элемента ИЛИ и выходами формирователя импульсов считывания кода задержки, выход логического элемента ИЛИ соединен со счетным входом триггера.Кроме того,в устройство введены (а) выходных логических элементов И, первые входы которых соединены с выходом многовходового элемента совпадения, а их вторые входы соединены с одноименными выходами дешифратора, при этом их выходы соединены с выход ными шинами устройства.На чертеже представлена схема устройства.Устройство содержит генератор 1 тактовых импульсов, делитель 2 часто ты, логический элемент а И-ИЛИ 3, элемент 4 запрета, управляющий ре-. гистр 5, и двухвходовых элементов И 6, при этом в каждой группе 6-1, 6-2,б-а содержится р элементов, причем р а = и, а-входовые логические элементы ИЛИ 7-1,7-2, 7-р, рабочий счетчик 8, многовходовой элемент 9 совпадения, элемент 10 объединения, счетчик 11 масштабов, дешифратор 12, инверторы 13-1, 13-2,13-р, формирователь 14 ймпульсов считывания кода задержки, который содержит логические элементы И 15-1, 15-2,15-(а), логический элемент ИЛИ 16 и триггер 17 выходные логические элементы И 18-1, 18-2,18-а, входную шину 19, выходные шины 20 и 21-1,21-2,21-а. Генератор 1 тактовых импул сов соединен со входом делителя 2, выходы которого от первого до (а)-го соединены со входами одноименных инверторов 13-1,13- в (а) и с первыми входами групп от первой до (а)-ой логического элемента а И-ИЛИ 3, а а-ый выход делителя 2 соединен с первым входом а-ой группы логического элемента а И-ИЛИ 3, при этом вторые входы групп от первой до (а)-ой логического элемента а И-ИЛИ 3 соединены с одноименными выходами дешифратора 12, с одноименными входами формирователя 14 импульсов считывания кода задержки и со вторыми входами одноименных выходных логических элементов И 18-1, 18-2,18-(а), второй вход а-ой группы логического элемента а И-ИЛИ 3 соединен с а-ым выходом дешифратора 12 и со вторым входом выходного логического элемента И (18-а), выход логического элемента а И-ИЛИ 3 присоединен к счетному входу рабочего счетчика 8; первый вход элемента 4 запрета соеди- нен со входной шиной 19, а ее второй вход присоединен к нулевому выходу дешифратора 12, при этом выход элемента 4 запрета соединен со вторым входом элемента 10 объединения и со вторыми. входами первых Р двухвходовых логических элементов И 6-1,инверсные выходы разрядов управляющего регистра 5 соединены с первымивходами одноименных двухвходовых логических элементов И 6-1, 6-2,б-а, вторые входы двухвходовых логических элементов И от (р+1) до2 р (6-2) соединены с первыми выходами формирователя 14 импульсов считывания кода задержки, вторые входы двухвходовых логических элементов от (1 р+1) до (1+1)р (6-1+1)соединены с 1-ым выходом формировате 30ля 14 импульса считывания кода задержки, вторые входы двухвходовыхлогических элементов И от (п-р) до(б-.а) соединены с (а) выходом фор 15 мирователя 14 импульса считываниякода задержки при этом выходы первых Р двухвходовых. логических элементов И (6-1) подключены к первымвходам а-входовых логических эле 20 ментов ИЛИ 7-1, выходы двухвходовыхлогических элементов И от (1 р+1)до (1+1)р (6-1) подключены к (1+1)входам а-входовых логических элементов ИЛИ (7-1), выходы двухвходовых логических элементов И от (и-р)до п(6-а) соединены с а входамиа-входовых логических элементов ИЛИ7-р, причем выходы а-входовых элементов ИЛИ 7-1. 7-2,7-р присоединены по подразрядным входам рабочего счетчика 8, выходы разрядов которого соединены со входами многовходового элемента 9 совпадения, при ь- этом выход многовходового элемента9 совпадения соединен с первым вхо-.дом элемента 10 объединения, совходом фУст.0" формирователя 14 импульсов считывания кода задержки, спервыми входами логических элементов И 18-1, 18-2,18-а, с первой 40 выходной шиной 20, выход элемента10 объединения соединен со счетнымвходом счетчика 11 масштабов, выходкоторого присоединен .ко входу дешифратора 12, .при этом выход первого ин вертора (13-1) присоединен к а входу формирователя 14 импульсов считывания кода задержки, выход 1 инвертора (13-1) присоединен к (а+1)входу формирователя 14 импульсов счи тывания кода задержки. , выход(а) инвертора (13-(а-. 1) присоединенк 2(а) .входу формирователя 14импульсов считывания кода задержки,выходы выходных логических элементов И 18-1, 18-2,18-а соединены 55 с в ход и нсо второй до(а+1)-ой, при этом в формирователе14 импульсов считывания кода задержки первые входы логических элементов И (15-1) , 115- (а) соеди невы с его одноименными входами,вторые входы логических элементов И(15-1), , 15-(а) соединены соответственно со входами формировате- .ля 14 импульсов считывания кода за держки от 1 Са)+1 Д до 2(а), а ихтретьи входы объединены и соединены с инверсным выходом триггера 17, вход "Уст,О" формирователя 14 им. пульсов считывания кода задержки соединен со входом К триггера 17, при этом выводы логических элемен-, тов И (15-1), ,15-(есоединены со входами логического элемента ИЛИ и выходами формирователя 14 импульсов считывания кода задержки, причем выход логического элемента ИЛИ 16 соединен со счетным входом триггера 17.Устройство для задержки импульсовобеспечивает формирование импульса,задержанного относительно входногона время Т которое определяется изследующего соотношения:Т = Т 2 (К + К(е)+1(1)где Т - период следования сигналов генератора тактовыхимпульсов, Р -- )и - количество информационныхразрядов в слове, записанном в управляющем регистРе 1а - количество групп, на которые "разбито" и-разрядноесообщение..7Г 1 щ-"1 Ттн тн Тщ (Та ) . - периоды следованиясйгналов на е, , (а) выходахделителя, Устройство также обеспечивает формирование сетки импульсов,задержанных относительно входногона различные времена, т .е . предлагаемое устройство можно применять вкачестве цифровой линии задержки сотводами, при этом максимальное количество отводов равно а, Максимальная задержка импульса равна величине Т 3, определяемого соотношением .(1), задержка импульсов на промежуточных отводах равнаТ = Т.2 (К + К1)(2)Кроме того, обеспечивается Формирование серии задержанных импульсов, причем задержка серии, а также задержка любого импульса серии,определяется из соотношения. (2).Устройство работает следующимобразом.В управляющий регистр 5 любым изизвестных способов до начала работыустройства записывают некотороеи-разрядное число, определяющее требуемую величину задержки. При появлении на входной шине 19 задерживаемого импульса он проходит черезэлемент 4 запрета и переписывает вдополнительном коде информацию спервых Р разрядов управляющего регисра 5 через двухвходовые логическиеэлементы И 6-1 и а-входовые логические элементы ИЛИ 7-1, 7-27-р.в рабочий счетчик 8, Одновременно сигнал с выхода элемента 4 запретачерез элемент 10 объединения поступает на счетчик 11 масштабов, который переключается по заднему фронтусигнала, при этом на а выходе дешифратора 12 появляется единичный сиг,нал, разрешающий работу устройствана первом масштабе, а на его нулевом выходе - нулевой сигнал, запрещающий прохождение через элемент4 запрета какого-либо сигнала совходной шины до окончания такта работы, На первом масштабе сигналытактового генератора 1, поделенныена К и, с а выхода делителя 2 проходят через логический элемент а И-ИЛИ3 и поступают на счетный вход рабочего счетчика 8 и стробирующий входмноговходового элемента 9 совпадения.Так как рабочий счетчик 8 имеет общий коэффициент пересчета 2 Р, где 20 р - число разрядов счетчика, то дляего переполнения необходимо 2 " импульсов.При поступлении на счетный входрабочего счетчика 8(2 -1) импульсовР25 в нем поступает полное заполнение ина всех его прямых выходных разрядахустанавливаются единичные состояния,которые поступают на многовходовойэлемент 9 совпадения. В момент поступления 2 Р импульса на счетный входрабочего счетчика 8 и на многовходовой элемент.9 совпадения на выходепоследнего формируется сигнал, который поступает на вход "уст.О" формирователя 14 импульсов считывания кода задержки, на выходную шину 20 вкачестве первого импульса серии задержанных импульсов, на вход элемента 10 объединения и на первые входы выходных логических элементов И 18-1, 40 18-218-а, при этом импульс появится только на выходе выходного логического элемента И 18-а, который открыт при работе устройства на первом масштабе.45 После прекращения действий 2 Р импульса рабочий счетчик 8 переполняется и обнуляется, кроме того, позаднему фронту 2" импульса, прошедшего через элемент 10 объединения,происходит переключение счетчика 11масштабов, при этом на (а) выходедешифратора 12 появляется единичныйсигнал, разрешающий работу устройства на втором масштабе, в частностис (е),выхода делителя 2 сигналытактового генератора 1 поделенныена К 1 через инвертор 113-(а)1 поступают на 2(а) вход логическогоэлемента (15-(е) формирователя 60 14 импульсов, считывания кода задерт- жки. Так как на других входах логического элемента 1 15-(е)1 присутствуют единичные сигналы, то сигнал тактового генератора 1 проходит65 на выход Формирователя 14 импульсовФормула изобретения считывания кода задержки и.переписывает в дополнительном коде информацию с (р+1) до 2 р разрядов управляющего регистра 5.через двухвходовые логические элементы И 6-2 и в-входовйе логические элементы ИЛИ 7-1, 7-27-р в рабочий счетчик 8.Кроме того, сигнал с выхода логического элемента (15-(в) проходит через элемент 10 объединения и переключает по заднему фронту триггер 17, при этом сигналом с его инверсного выхода запрещается дальнейшее прохождение сигнала через логический элемент )15-(в)(; Таким образом, после. переключения устройства на работу с новым масштабом формировате лем 14.импульса считывания кода задержки вырабатывается одиночный импульс для считывания кода задержки с управляющего регистра 5 в рабочий счетчик 8. 20На втором масштабе сигналы тактового генератора 1, поделенные на КП 1 2 с (в) выхода делителя 2 проходят через логическую схему И-ИЛИ 3, поступают на счетный вход рабо-чего счетчика 8 и на стробирующий вход многовходового элемента 9.Согласно вышеописанному формируется второй импульс серии импульсов, .импульс на выходной шине 21-2, происходит переключение устройства на: работу с новым масштабом, формируется импульс считывания кода за-, держки с очередной группы разрядов управляющего регистра 5 и т,д. После того, как будет сформирован последний импульс серии на выходной шине 20 и выходной задержанный импульс на шине 21-1, по заднему фронту этого импульса происхо дит переключение счетчика 11 масштабов в такое состояние, при котором на нулевом выходе дешифратора 12 появляется сигнал, разрешающий прохождение входного импульса с шины 45 19 через элемент 4 запрета. Устройство готово к формированию очередного импульса задержки.Если устройство предназначено для применения в качестве цифровой 50 линии задержки с отводами или без них, то при первом масштабе осуществляется задержка входного сигнала на большую величину, чем при втором масштабе, а при втором масштабе - на большую величину, чем при третьем масштабе и т.д.Если устройство предназначено для формирования серии задержанных импульсов, выдаваемых по одной шине, то для формирования любого наперед60 заданного интервала времени между любыми импульсами серии последовательность включения того или иного масштаба полностью определяется заданным законом изменения интервалов .65 времени между соседними импульсамисерии,Предлагаемое устройство задержкиимпульсов отличается от известноготем, что за счет введения делителячастоты, логического элемента аИ-ИЛИ, элемента запрета, Рв-входовыхлогических элементов ИЛИ, счетчикамасштабов, дешифратора, (в) инверторов, формирователя импульсов считывания кода задержки, выходных логических элементов И и их взаимосвязейустранена взаимозависимость диапазонаэлектронной регулировки времени задержки и точнОсти задержки импульсов,повышена помехоустойчивость устройства, расширены функциональные возможности устройства за счет использования его в качестве цифровой линии задержки с отводами, а также для формирования серии задержанных импульсов с любым наперед заданным интервалом времени между любыми соседними импульсами серии. 1, Устройство для задержки импульсов, содержащее генератор тактовых импульсов, элемент объединения, и двухвходовых логических элементов И, управляющий регистр, инверсные выходы разрядов которого соединены со входами одноименных двухвходовых логических элементов И, рабочий счетчик, многовходовой элемент совпадения, входы которого соединены с выходами разрядов .рабочего счетчика, а выход соединен со входом элемента объединения и с первой выходной шиной, о т л и ч а ю щ е е с я тем, что, с целью расширения диапазона электронной регулировки времени задержки при сохранении точности задержки и повышения помехоустойчивости, в него введены делитель частоты, логический элемент в И-ИЛИ, элемент запрета, РП 1 входных логических элементов ИЛИ, счетчик масштабов, дешифратор, (а) инверторов, формирователь импульсов считывания кода задержки, выходной логический элемент И, причем выход генератора тактовых импульсов соединен со входом делителя, выходы которого от первого до (щ)-го соединены со входами одноименных инверторов и с первыми входами групп от первого до (а) логического элемента е И-ИЛИ, а е-ый выход соединен с первым входом в-ой группы логического элемента в И-ИЛИ, при этом вторые входы групп от первого до (а) логического элемента в И-ИЛИ соединены с одноименными выходами дешифратора и одноименными входами формирователя импульсов счйтывания кода задержки, второй вход е-ой группы логического элемента щИ-ИЛИ соединен с а-ымвыходом дешифратора, выход логического элементаа И-ИЛИ. присоединен к счетному входу рабочего счетчика н к стробирующему входу миоговходового элементасовпадения, первый вход элементазапрета соединен со входной шиной,а ее второй вход присоединен с нулевому,выходу дешифратора, при этомвыход элемента запрета соединен совторым входом элемента объединения исо вторыми входами первых Р двухвходовых логических элементов И, выходы которых присоединены к первымвходам а входовых логических элемен"тов ИЛИ, вторые входы двухвходовыхлогических элементов И от (р+1) до2 р соединены с первым выходом формирователя импульса считывания кодазадержки, вторые входы двухвходовыхлогических элементов от (1 р+1) до(1+1)Р соединены с 1-ым выходом формирователя импульса считывания кодазадержки, вторые входы двухвходовыхлогических элементов И от (и-р) дои соединены с (а) выходом формирователя импульсов считывания кодазадержки, выкоды двухвходовых логических элементов И от (р+1) до 2 рсоединены со вторыми входами а входовых логических элементов ИЛИ, выходы двухвходовых логических элементов И от (1 р+1) до (1+1)р соединены с (1+1) входами логических элементов ИЛИ , выходы двухвходовых. элементов И от (и-р) до и соединеныс а входами а входовых логическихэлементов ИЛИ, выходы а-входовыхлогических элементов ИЛИ присоединены к порязрадным входам рабочегосчетчика, выход элемента объединениясоединен со счетным входом счетчикамасштабов, выход которого присоединен ко входу дешифратора, при этомпервый выход дешифратора соединен .со вторым входом выходного логического элемента И, выход первого инвертора присоединен к а входу формирователя импульсов считывания кодазадержки, выход 1 инвертора присоединен к (а+1) входу формирователяимпульсов считывания кода задержки,выход (а) инвертора присоединен к 2 (а) входу формирователяимпульсов считывания кода задержки,5 вход "Уст.О" формирователя импульсов считывания кода задержки соединен с. выходоммноговходового элемента совпадения.2. УстрОйство по п. 1, о т л и ч а ю щ е е с я тем, что формирователь импульсов считывания кода задерж. ки содержит (а) трехвходовых логических элементов И, элемент объединения и триггер, причем первыевходы логических элементов Й соедине-,ны с одноименными входами формирователя импульсов считывания кода задержки, а его входы от (а)+1( до2 (а) присоединены соответственноко вторым входам логических элемен 20 тов И, третьи входы логических эле-.ментов И объединены и соединены синверсными выходами триггера, входК которого соединен со входом "Уст.О"формирователя импульсов считыванияд кода задержки, выходы логическихэлементов И соединены со входами логического элемента ИЛИ и с выходамиформирователя импульсов считываниякода задержки, выход логическогоэлемента ИЛИ соединен со счетным входом триггера.3, Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что с целью расширения его функциональныхвозможностей, в него введены (а)выходных логических элементов И,первые входы которых соединены с выходом многовходового элемента совпадения, а их вторые входы соединеныс одноименными выходами дешифратора,40 прй этом их выходы соединены с выходными шинами устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР45 9 457158, кл. Н 03 Н 9/30, 25.02.72.2. Авторское свидетельство СССР9 598224, кл. Н 03 К 5/13, 27.09.76,822331 Составитель И. РадТехред М.федорнак Бабине актор Ю рект о аказ нт", г. Ужгород, ул. Проектная, 4 фил ПП 1892/82 ВНИИПИ Госу по делам 3035, Москва, Тираж 98 ственного к обретений и 35, Раушска Подписимитета СССРоткрытийнаб., д. 4/5