Система для телесигнализации с временным разделением сигналов

9,уф.кО т .Н с,;.С)тЯ ЙСАН И 1 1 48454 б Союз Советских Социалистических Республик(23) Г 1 риоритет Совета Министров СССРпо делам изобретениии открытий Опубликовано 15.09.75. Бюллетень34Дата опубликования описашя 22.12,75(54) СИСТЕМА ДЛЯ ТЕЛЕСИГНАЛИЗАЦИИ С ВРЕМЕННЫМ РАЗДЕЛЕНИЕМ СИГНАЛОВ1Изобретсцие относится к облдрти телемеханики и предцязсачеио для псреддсп информации от удаленных контролируемых объектов ця цу;кт соорд информации.Извести:) мцогокацял Ое тслесигцдлгздциошц)с устройство с Времсциьм раздслеци м каналов.Недостатком этого устройства является цсВысокд 51 скоость передачи информации о т контролируемого обьекта на пункт сбора иц)ормации (в среднем величина времени, необходимого для передачи информации, составляет половину периода опроса всех входящих в состав устройства периферийных уплотцительи.х устройств).Другим цедостатком этого устройства является малый объем ив)ормацц 1, выводимой ия выход устройства (ицдицируется только номер периферийного устройства, В котором возникла аварийная ситуация, цо отсутствует к,сси)икяци 51 Во:можцых явсрииых ситуаций).Еце одним недостатком этого устройства является большое количество избытошой ицформациц, выводимой ца выход устройства (вывод информации от аварийной ситуации продолжается вплоть до ее устранения),Целью изобретения является повышение скорости передачи информации от контролируемых об ьектов ца пункт сбора ицформяциц. Укязяицд 5 цель достигяетс 5 тем, что и приемное устройство введены блок обратного чи - слового преобразования, блок логцческой обработки, блок памяти, блок местного уцрдвлс иия, дмплитудцып Дискримцнято;). Дииифря -тор пулевого коля и вентили, причем и ршлй ВхОд О,ц)кд чс,1 ОВОГО и)е)ОРдз)В;цц 51 цо, ключец ко входу дмцлитудцог) Дцскр;миидтора и через шестой вентцк первому вх)- О ду второго регистр 1, к которому иодключе 1выход блока числового преобразования через седьмой вентиль; ко второму Входу второго регистра подключен выход распределителя второй вход блока числового преобряз)Вни).15 первый и второц входы дсшифряторд цулсв)- го кода подключены соответствеци) ко Вг и)- му выходу второго регистра и Второху Входу Олокя СОпряжеи)я, а Выход -- к СО) 1 с 1 стВъоием 1 ВХОбл 01 я мирян,еци)1; исрвэи, Вь 20 ход второго регистра через Восьмой вецплсоединен с третьим Входом блока с)иря)кения; ВЫХОД бЛОКа ОбрдтцОГО мцСЛОВОГО Ирс)бряэ)- вания подкл 0 ен через девятьи вецтль к первому входу первого регистра. с первым 25 выходом которого соединен первый вход блока обратного числового преобразовдния, второй вход которого соединен со вторым входом первого регистра; выход амплитудного дискриминатора подклОче к первым входам ЗО блока памяти и блока л)гической обработки.второй вход которого соединен с первым выходом блока памяти, а выходы - с соответствующими входами олока управления, один из сигнальных выходов которого соединен со вторым входом блока памяти, третий ьход которого соединен со вторым выходом первого регистра, четвертый - с выходом блока местного управления, ко входам которого соответственно подключены выходы генератора тактовых импульсов и формирователя синфазирующих импульсов; соответствующие выходы блока управления подклочецы ко вторым входам шестого, седьмого, восьмого и девятого вентиля, а спчальные выходы - к блоку оконечного преобразования,Блок-схема предлагаемой системы приведена на чертеже, где 1 - группа периферийных устройств; 2 -- приемное устройство; 3 - ЛИЕЦЯ СВ 5 ЗППриемное устройство 2 содержит генератор 4 тактовых импульсов, формп 1)ователь 5 сп- хроцизирующх импульсов, формирователь 6 сипфазпрующпх импульсов, распределитель 7, блок сопри)кения 8, блок 9 числового преооразовацпя, регистры 10 и 11, дешифратор 12 нулевого кода, блок сравнения 13, блок 14 обратного чслового преобразовашя, блок управления 15, блок 16 оконечного преобразования, амплиту 1 пый дискриминатор 17, блок 18 лопческой обработки, блок памяти 19 с блоком 20 местного управления, источник 21 едиц сигнала и управляемые вентили 22 - 30, выходы 31, 32, 33 блока логической обработки, сигнальные выходы 34 - 38 блока управления, сигнальные входы 39 периферийных устройств, командные выходы блока управления 15 подключены к управляющим входам вентилей 22 - 30, блока сравнения 13 и блока 20 местного управления (эти связи на чертеже обозначены буквой к).Блок 9 числового йреобразования обеспечивает прибавление к числовому выражению поданного па его вход кода числовой константы, например 1.Блок 14 обратного числового преобразования обеспечивает вычитание из числового выражения поданного на его вход кода той же числовой константы.Блок управления 15 может быть выполнен в виде группы регистров сдвига, каждый пз которых подключен к своему адресному входу, а выходы этих регистров объединены через комбинационную логическую схему.Блок памяти 19 может быть выполнен на базе оперативного запоминающего устройства любой известной конструкции с адресной структурой.Периферийные уплотнительные устройства 1 через свои сигнальные входы 39 связаны с контролируемыми объектами. Эти устройства обеспечивают при поступлении на их входы через линию связи 3 индивидуальных адресных кодов генерацию в линию связи индивидуальных ответных кодов той же структуры, что и адресные, а также спорадическую пере 5 1 О 5 20 25 ЗО 35 40 45 БО 55 60 65 дачу в линию связи сообщений о фактах изменения состояний подключенных к шм контролируемых объектов в виде последователь ности кодов, содер)кащей код начала переда. чи (состоящий из одних единичных символов), собственный адресный код и код, позиционно отобра)кающий значения сигналов ца сигнальных входах 39 в момент передачи сообщения.Отвстеые ( дк )ке, е(акадресыс) Е(оды всех периферийных устройств 1 ца первой времецпоЙ позиции об)зтес)ш)о содержат единичный символ, причем эта позиция код преобразования в блоках прямого 9 и обратного 11 преобразования цс подвсргае си.Работу устройства удобно рассмотреть первоначально в предположении, Ео сцгцлы па входах 39 всех пери)СрпЙцьх устроств 1 Отсутствуют. Д;5 удобсва рессморенп 5 це;е - сообразно также считать, что Годкл 0 спцыс ( лицин связи 3 цсрферпЙпыс устро)стваиоразуот полцыЙ комплскт, характеризуО- щийся тем, что отвспь)и код каждого (с 1).)Е- ства от;цчается От адреспогс) кода эого ройства ца ве,пицу, ранцуо зцчец:ю цг.ш- вОЙ коцсацты, использусмОЙ в блоке ) чЕслового цреобразс)ьация, ц, кроме того, является адресным кодом друг)го ус 1йства,КОДЫ, СОСОЯЩИЕ ИЗ ОДЦЕХ ЕДЕПиЦЫХ Г ЬЦЦХ нулевых символов це являются адресцымц ци для одного цз периферц)цых устройств.Генератором 4 тактовых импульсов приемного устройства 2 осуществл 5;ется постоянная генерация последовательности импульсов, ца основе которой формирователями сицхроцпзи рующих импульсов 5 и сицфазирующих илпульсов 6 осуществляется генерация последователь)остей соответствующих имн, выводимых через блок сопряжеция 8 в лишцо связи 3. При этом синхроцизирующие импульсы используются для ограничения временных позиций передаваемых цо линии связи 3 кодов, синфазирующие имгульсы слу)кат для временного разделен:я этих кодов, причем интервал ме)кду двумя соседними сицсразирующими импульсами образует такт работы устройства,Если, как это было огозорецо выше, по линии связи передается неискаженная последовательность адресных (ответных) кодов, сигналы на командных выходах блока управления 15 таковы, что вентили 25 и 27 открыты, на входах блока сравцешся 13 и блока 20 местного управления присутствуют разрешЕОГсие сигналы, остальные вентили закрыты, а сигналы на сигнальных выходах 34, 35, 36, 37 и 38 блока управления 15 отсутствуют.Пусть в некоторый момент времени по липни связи 3 передается адресный код одного из периферийных устройств 1. Этот код одновременно вводится во все периферийные устройства, а также через блок сравнения 8 в блок 9 числового преобразования, откуда увеличенный на величину числовой константы через открытый вентиль 25 вводится в регистр)0 510, сдвиг которого обеспечивается подачей на его тактирующий вход импульсов с выходя распределителя 7. Таким образом, к концу передачи данного кода по линии связи 3 в регистре 10 оказывается записанным код, передача которого по линии связи ожидается В последующем такте. Одновременно кол, ранее записанный в регистре 10, т. е, равный коду, передаваемому по линии связи 3 в данном такте, через открытый вентиль 27 перепцсьтвается в регистр 11, т. е, к концу такта в регистре1 оказывается записанным адресный код периферийного устройства 1, которое должно отвечать в следующем такте.Очередным синфазирующим импульсом с выхода формирователя 6, определяющим начало нового такта, осуществляется запуск блока 20 местного управления, которыи подает сигнал считывания в блок памяти 19, Прц этом осуществляется считывание информации из ячейки памяти с адресом, равным адресному коду периферийного устройства 1, ответ которого ожидается в этом такте. Ячейка содертсттт два идентификатора, значение одного из них (например, 1-го) вводится в блок 18 логической обработки (этот индецтцфцкатор равен 1, если данное периферийное устройство 1 отвечало в предыдущем цикле опроса, п 0 1 в противном случае), я значение другого т 2-го) Гтлсеттттфикдторя содержит 0, если данное периферийное уссройство 1 отвечало и)ЗВцльно В предтлтцсм ццклс Опро са, и 1 в противном случае.Далее Герпферийетых устроттство т 1. прттпявшцм в предыдущем таксе свой адресной код, осуцтествляется генерация в линшо связи 3 ответного кола, который, как и ранее, через блок сопряжения 8 и блок 9 числового преобразования поступает в регистр 1 О,При этом первый символ кода (Всегдя единичный, как это было отмечено выше) поступает в амплитудный дискриминатор 17, с выхода которого едцничный сигнал, свидетельствующий о наличии сигнала на выходе дискриминатора 17. поступает в блок 18 логической обработки и одновременно ця оди цз входов блока памяти 19. При наличии единичных сигналов на обоих своих входах блок 18 логической обработки це вырабатывает никаких сигналов ци ня одном из своих выходов 31, 32, 33. Прц этом блоком управления 15 тастсе удерживается нулевой сигнал на выходе 38, В результате чего при подаче на управляющий вход блока памяти 19 сигнала записи с выхода блока 20 местного управления в его ячейку с адресом, равным алресцому коду отвечающего в этом такте периферийного устройства 1, записывается 1 с выхода амплитудного дискриминатора ц 0 с выхода 38 блока управления 15 1 Т. е. значения обоих идентификаторов не изменяются по сравнению с прельтдущими).Код, генерируемый периферийным устройством 1, поступает также через блок сопряжения 8 на один из входов блока сравнения 13,25 ) з 35 40 )5 50 55 бст 65 на другой вход которого одновременно поступает кол с выхода регистра 10. Г 1 ртт этом, если периферийное устройство 1 Отвсчдет правильно, ооа этих кода совпддецот, и блоком сравнения 13 никаких сигналов це вырабатывается. Код с выхода регистра 1 О через открытый вентиль 27 переписывается, как и в предыдущем такте, в регистр 11.Таким образом происходит работа устройства, когда в каждом последующем такте цо лцнцц связи передается код, отличающийся от кода, переданного в предыдуцтем такте, ца птсловую вел:чшту, равную числовой константе, используемой для преобразования кодов в блоке 9 числового преобразования, т. е. когда никакой ццформяццц через периферийные устройства 1 в устройство и Постутает, д все ПЕРЦфЕРттттттЫС СТРОИСТВД ф НктЦОЦ)О нормально.Пртт Отсутствтп Ответя От кятсОГО.лцоо ттерцферийного устройства (вызванном отказом этого устройства, нарушен;см в сцш;ш связи 3 илц от;слючеццем этого устройства от источника титаня илц От лцттцтт связи) В соответствующем такте нд первой временной позиции сигнал цд вход амплитудного дискриминатора 17 нс цостуцдст, Г рсзусцтяте чего с ВЬЕХОЛД ЯЪтттлттТ Л,ОГО сттстСРя .ТОРЯ Ц 2 ВХОЛ б.тока8 логической сц)дботтстт тост пает г, - ЛСВОтт СтттЦягт. т то ВРЕМЯ КЯК С ттк)та О,тоКЯ памяти 9 цд т)уго"т тч)" б", д т 8 -огцчс- скОЙ 051)яботк: тосттаст с;тп;:и:)ос зцдтсттце ттлентцс) сеторя ВхсттоГЕОГО состс,ттт:я данного псрттсгст),то устрйс"ГВЯ . 1 эта:) случае блоком 8 л ГЕяской Об" дтс)дттц ВырдбдтыВяется сттгттяс Етя СГО тьтхолс 3 , ттс)ступа 0. цтцЙ ця соо. Встствтопе Вход б,отса )прявлсцця 15. Одновременно ттслсвой сцгцдл с выхола амплцтултсого дттскрцмццдтрд 17 постуГтает ця Вход Олокд ттдмяттт 19, тсля послс ттолачц ца другой его вход сцгцдлд здп:сц с выхола блока 20 местного упрд:стет.я здццсы- ВастСЯ ЦУЛСВОС ЗЦДЧЕ)т т СООТВСТСТВТ ЮЦЕСГО ;тлентцфцкятор.Блоком лтт)дт;лентя т 5 после пол) тсцця пхскОВОГО сттГПЯлд с Выходя 31 блтсд,8 лотлтчсской обрдбо-.кц,)с тест стятс я В лдчд комяндетых сттгттялотт, Отицт топ,х В лдттт;От тятсте вентили 24 и 30, в рсз,л,тяте чсго кол цз регистра 10 через блок сттрттгсстттттт 8 выводится в Гшццю связтт 3, замен;дя тдм ОтветНЫЙ КОЛ ОтКЛЕОЧЕНЕЕОГО ттст)ттсСРтттйпогс) УСтРОйстВ 2 1, д кол цз т)еГттстрд 1 . (рдвтыЙ дорс- ному коду неответпвшсго псчттстдер.Ейтого устройства) вволцтся в блок 16 ст Отси. Ого прсобразования, гле либо су:цсствлястся его Визуальная ццлцкацця, либо прес)брдзовдштс в вид, Лобный Лля Лялтттеттшсго тепользования в каких-либо регцстрцруютцтгх устройствах. Туда же в данном тдктс вводится сигнал с выхода 34 блока управления 15, тшлцццрующцй характер возникшей ЯВЯВтеот сцтудтцш (в данком случае - Отсутствие ответя От периферийного устройства).Все сигналы на выхлах блока 15 гасятсяпосле поступления на тактирующий вход блока управления блюкайшего сцнфазцрующего импульса с выхода формирователя 6 синфазцрующих импульсов.В дальнейшем, в последующих циклах работы устройства, при повторном отсутствии сигналов с выхода данного периферийного устройства 1 в момент прохождения первой временной позиции кода в блок 18 логической обработки с выхода блока памяти 19 булег поступать уже нулевое значение идентификатора включенного состояния данного периферийного устройства 1, что в сочетании с пулевым зцаецием сигнала па Выходе ампл- тудного дискриминатора 17 будет вызывать появление сигнала ца выходе 32 блока 18 логической обработки, который, поступая ца соответствующий вхол блока управецц 15, будет, в своо очередь, вызывать появление цд сго командном выходе сигнала, отпирающего лишь вентиль 24.Таким образом, каждый раз будет осуществляться замещение отсутствующего ответного кода в линии связи 3 кодом, выводимым из регистра 10, а в блок 16 оконечного преобразования информация об отключении данного периферийного устройства, являющаяся теперь избыточной, поступать не будет.Если в одном цз циклов работы устройств данным периферийным устройством 1 вновь будет выведен ответныи код в линию связи 3 (аварийная ситуация устранена), нд первой временной позиции кода ца выходе амплцтудного дискриминатора 17 возццкнет единичный сигнал, который в сочетании с нулевым значением идентификатора, поступающего цз блока памяти 19, вызовет появление сигнала нд выходе ЗЗ блока 18 логической обработки, поступающего далее ца соответствуюпцй вход блока управления 15, на командном выходе которого появится сигнал, отпцрд ощий только вентиль 30. Прп этом алресцьп код данного периферийного устройства из регистра 11 вводится в блок 16 оконечного преобразования, и туда же одновременно вводится сигнал с выхода 35 блока управления 15, индицируощий характер возникшей ситуации (в данном случае - включение периферийного устройства 1).В этом же такте, благодаря наличию единичного сигнала на выходе амплитудного дискриминатора 17, в блок памяти 19 будет вновь записано единичное значение идентификатора включенного состояния данного периферийного устройства 1, и в дальнейних циклах работы устройства при наличии ответного кода этого периферийного устройства будет осуществляться, как это было описано выше.Если каким-либо периферийным устройством 1 в линию связи 3 будет выведен неверный ответный код (но с наличием единичного символа на первой временной позиции), этот код, поступая через блок сопряжения 8 на вход блока сравнения 13 вызовет появление на его выходе сигна,а (вследстве цесовпав О 5 2 30 35 40 45 50 60 65 8лепця этого кода хот бы в Дном с:мволе ". кодом, вводимым через другой вход в блок сравнения 13 из регистра 10).В результате на соответствуощий вход блока управления 15 будет подан сигнал, кото. рьп в следующем такте работы устройства вызовет на командных выходах блока управления появление сигналов, отпирающих вентили 22 и 29, запирающих вентиль 27 ц тк цочдющпх блок сравнения 13 и блок 20 местного управления. При этом в линио связи 3 через вентиль 22 и блок сопряжения 8 от источника 21 единичного сигнала будет выведен коЛ, содержащий только елиццчные символы ц заглушающий ответный код перцферцйцог устройства 1, воспринявшего неверный отвстцый код, переданный по линии связи 3 в предьлушем такте, кдк свой адресный кол. Вдпцраппе всцтцля 27 псклочает передачу в рсчстр 1 цз регистра О неверного кода, впцсяццого в него через блок сопряжения 8 и блок 9 числового преобразования в предыдущем такте. Отпирание вентиля 29 обеспечивает передачу кода, записанного в регистре 11., цд его же вход через блок 14 обратного числового преобразования, благодаря чему в лдц. цом такте в регистре 1 восстанавливается значение адресного ко;а периферийного устройства 1, выдавшего в прелыдуцем такте неверный ответный кол. Подача запрещающих спгцасов нд входы блока сравнения 13 и блока 20 местного уравлеция цсклочает цх работу;Лд и пом та кте.Погас пола ш пд тактирующий вход блока уцраилспця 15 очередного сцпфазпрующего цмпу:ьсд с выхода формирователя 6 синфазирующцх импульсов происходит смена сигналов ца его командных входах. При этом в очередном также вентиль 22 запирается, вентц,п, 27 удерживается в запертом сстоянии, ве- тцль 30 отпирается, вентиль 29 запирается, ц соо". ветствующем входе блока срдв:сипя3 удерживается запирающий сигнал, ца вхо;, блока 20 местного управления подается разрешающий сигнал, а также выдаются сигналы ца выхолах 36 и 38 блока управления 15, В результате этого в блок памяти9 по адресу, равному адресному коду периферийного устройства 1, ответившего неверно, записывается единичное значение второго идентификатора, в лцпцк связи выводится кол, с":стоящий только из нулевых символов, а в блок 16 окопсчцогз и;еобрдзовапця через вецтиль ЗО пз регистра 11 вводится адрссц 1 кол периферийного устройства , ответившего неверно, а также с выхода 36 блока управления 15 сигнал, ицдицируюццй данную ситуацию (неверный ответ периферийного устройства) . Прп этом нулевой код, поступает через блок сопряжения 8 и блок 9 числового преобразования в регистр 1 О, преобразуется в нем в первьй адресный кол, а в регистре 11 оказывается записанным нулевой код.Очередным сицфазирующим импульсом восстапдвлцваотс 5 исходные значения сигналов9на выходе блока управления 15. Поскольку на переданный в линию связи 3 предыдущем такте нулевой код не отвечает ни одно из периферийных устройств 1, а из блока памяти 19 по нулевому адресу считывается также нулевое значение первого идентификатора, блоком 18 логической обработки на его выходе 32 формируется сигнал, который, как это было описано выше, поступая в блок управления 15, приводит к выводу в данном такте кода цз регистра 10 через вентиль 24 и блок сопряжецпя 8 в линию связи 3, после чего начинается новый цикл опроса периферийных устройств 1.В последующих циклах работы устройства в такте, следующем за тактом, в котором по лицин связи передается адресный код периферийного устройства 1, ответившего ранее неверно, из блока памяти 19 считывается единичное значение второго идентификатора, которое, поступая на соответствующий входблока управления 15, вызывает появление ца его командных выходах сигналов, отпцрающих в этом такте вентиль 22 и отключающих блок сравнения 13. В результате в этом такте в линию связи 3 от источника 21 единичного сигнала через вентиль 22 и блок сопряжения 8 выводится единичный код, заглушающий в линии связи 3 неверный ответный код периферийного устройства 1, а в регистр 11 переписывается правильный ответный код этого устройства из регистра 10.В следующем такте работы устройства осуществляется смена сигналов на командных выходах блока управления 15, причем вентили 22 ц 27 запираются, отпираются вентили 23 и 28 и подаются запрещающие сигналы на управляющие входы блока сравнения 13 и блока 20 местного управления. В результате в линию связи 3 через вентиль 23 и блок сопряжения 8 с линией связи из регистра 11 выводится правильный ответный код отвечающего неверно периферийного устройства 1, этот же код, благодаря включению обратной связи через вентиль 28, вновь переписывается в регистр 11, а обращения к блоку памяти 19 це производится.Очередным сицфазирующим импульсом производится восстановление исходных сигналов на командных выходах блока управления 15, после чего устройство входит в обычный режим работы.Изменение значения второго идентификатора в блоке памяти 19 для данного перифе рийного устройства 1 осуществляется послеотключения этого устройства для его замены цли ремонта. При этом на первой позиции ответного кода этого устройства будет принят нулевой символ, вызывающий затем появление сигнала на выходе 31 блока 18 логической обработки и последующую работу устройства по уже описанной программе, где на вход блока памяти 19 в момент выполнения им записи с выхода 38 блока управления 15 подается сигнал, соответствующий нулевому значению второго идентификатора,10В конце каждого цикла опроса периферийных устройств 1 последним опрашиваемым периферийным устройством в линию связп 3 генерируется код, состоящий только цз едццпчных симво,чов. Этот код записывается черезблок сопряжения 8 и блок 9 числового преобразования в регистр 10 в виде кода, содержащего только нулевые символы, в результате чего прп поступлении на управчяюгццй1 О вход дешпфратора 12 нулевого кода ближайшего сцнфазцрующего импульса ца его выходе возникает сигнал, поступающий ца соответствующий вход блока управления 15, цакомандных выходах которого в следующем1 такте вознцкают сигналы, запирающие вентиль 25 ц отпцрающие вентиль 26. Посколькув этом такте ци одно цз периферийных устройств 1 не отвечает, по лпцпи связи 3 проходит код, состоящий только цз нулевых сцм 20 волов, который через блок сопряжения 8 цвентиль 26 без преобразования записываетсяв регистр 10, вызывая прц поступлении очередного синфазпрующего импульса ца управляющий вход дешифратора 12 нулевого кодаБ вновь появление сигнала ца его выходе, который, поступая на вход блока управления 15,вызывает появление на его командных выходах в следующем такте сигналов, запцрающих вентиль 26 ц отпцрающпх вентиль 25, аЗО также отключающих блок сравнения 13 иблок 20 местного управления,Поскольку в этом такте по лшпш связи 3вновь передается код, состоящий только цзнулевых символов, он, поступая в регистр 10,З 5 теперь уже через блок 9 числового преобразования, записывается в нем в виде первогоадресного кода, после чего в начале следующего такта возникает сигнал ца выходе 32блока 18 логической обработки, и работа уст 40 ройства продолжается уже описанным вышеспособом.При возникновении сигнала от контролируемого объекта ца одном из входов 39 какоголибо периферийного устройства 1 это устройч 5 ство передает в линию связи 3 в течение трехтактов сообщение, состоящее цз кода началапередачи (в первом такте), адресного кодаэтого периферийного устройства (во второмтакте) и кода, позиционно отображающего со 5 О стояние его входов 39 (в третьем такте). Прцэтом код начала передачи, состоящий толькоиз единичных симво,чов, через б,чок сопряжения 8 и блок 9 числового преобразования поступает в виде кода, состоящего только цз нулевых символов, в регистр 10, после чего прцподаче на управляющий вход дешифратора 12нулевого кода ближайшего синфазирующегоимпульса с выхода формирователя 6 сцнфазпрующих импульсов на выходе этого дешцфра 60 тора возникает сигнал, поступающий на соответствующий адресный вход блока управления 15. На командных выходах этого блока вочередном такте возникают сигналы, благодаря которым в этом такте запирается вентиль65 25, отпирается вентиль 26 и отключаются11блок сравнения 13 и блок 20 местного управления. Передаваемый в этом такте периферийным устройством 1, принявшим сигнал по входу 39, его адресный код через блок сопряжения 8 и вентиль 26 поступает без преобразования в регистр 10. Поскольку этот код отличается от нулевого, на выходе дешифратора 12 нулевого кода при подаче на его управляющий вход очередного синфазирующего импульса сигнал не возникает, и дальнейшая работа устройства осуцествляется в порядке, отличном от описанного выше и соответствующего концу цикла опроса, В очередном такте, в котором периферийным устройством 1, передающим сообщение, в линию связи выводится код, описывающий состояние его сигнальных входов 39, этот код, также минуя блок 9 числового преобразования, записывается в регистр 10, а записанный в нем ранее адресный код периферийного устройства 1 через вентиль 27 переписывается в регистр 11. В следующем такте сигналом с командного выхода блока управления 15 открывается вентиль 30, и адресный код периферийного устройства 1, передавшего сообщение, вводится в блок 16 оконечного преобразования, Одновременно в этот блок вводится сигнал с выхода 37 блока управления 15, индицирующпй факт приема приемным устройством 2 сообщения от периферийного устройства 1. В этом же такте код, отображающий состояние входов 39 периферийного устройства 1, переписывается через вентиль 27 из регистра 10 в регистр 11, а в регистр 10 через ретиль 26 вписывается нулевой код пз линии связи 3 (поскольку переданный в предыдущем такте код не является адресным ни для одного из периферийных устройств 1, что достигается, например, введенисм структурных отличий в этот код, хотя бы в виде обязательного нулевого символа на первой временной позиции кода).В очередном такте работы устройства сигналами с командных выходов блока управления вентиль 25 открывается, а вентиль 26 закрывается. Вентиль 30 по-прежнему удерживается в открытом состоянии, При этом код, отображающий состояние входов 39 периферийного устройства 1, передавшего сообщение из регистра 11, через вентиль 30 переписывается в блок 16 оконечного преобразования, в регистр 11 из регистра 10 переписывается нулевой код, а в регистре 10 с помощью блока 9 числового преобразования формируется первый адресный код.В следующем такте включаются блок сравнения 13 и блок 20 местного управления и запирается вентиль 30, после чего работа устройства осуществляется в уже описанном выше порядке.Предмет изобретенияСистема для телесигнализации с временным разделением сигналов, содержащая периферийные устройства, сигнальные входы кото 484546О О 25 зо 35 О 45 50 55 60 6 12рых подключены к контролируемым обьектам, а выходы через линио связи соединены с приемным устройством, выполненшям на генераторе тактовых импульсов, выход которого через формирователь синхронизпрующих импульсов подключен к первым входам распределителя и блока сопряжения и через формирователь синфазирующих импульсов - к второму входу распределителя, подсоединенному к соответствующему входу блока управления и ко второму входу блока сопряжения, к третьему входу которого подключены через первый вентиль источник единичного сигнала и через второй вентиль гервый вход третьего вентиля, выход которого соединен с выходом первого регистра, который через четвертый вентиль подключен к блоку оконечного преобразования, выход второго регистра соединен с первым входом блока сравнения и через пятый вентиль - со входом первого регистра и с выходом третьего вентиля. второй вход блока сравнения подключен к выходу блока сопряжения, а выход соединен с соответствующим входом блока управления, соответствующие выходы блока управления подключены ко вторым входам первого, второго, третьего, четвертого и пятого вентилей и к третьему входу б,ока сравпепи 51, О т л 11 ч Я О ц а 51 с Я тем, что, с цел.о повышения быстродействия работы системы, в прш;мное устройство, блок обратного числового преобразования, блок логической обработки, блок памяти, блок местного управления, амплитудный дискриминатор, дешифратор нулевого кода и вентили, причем первый вход блока числового преобразования подключен ко входу амплитудного дискриминатора и через шестой вентиль к первому входу второго регистра, к которому подклОчен выход блока числового преобразования через седьмой вентиль, ко второму входу второго регистра подключе выход распределителя и второй вход блока числового преобразования, первый и второй входы Ои 1. ратора нулевого кода подключены соответственно ко второму выходу второго регистра и второму входу блока сопряжения, а выход - и соответствующему входу блока управления, первый выход второго регистра через восьмой вентиль соединен с третьим входом блока сопряжения, выход блока обратного числового преобразования подключен через девятый вентиль к первому входу первого регистра, с первым выходом которого соединен первый вход блока обратного числового преобразования, второй вход которого соединен со вторым входом первого регистра, выход амплитудного дискриминатора подключен к первым входам блока памяти и блока логической обработки, второй вход которого соединен с первым выходом блока памяти, а выходы - с соответствующими входами блока управления, один из сигнальных выходов которого соединен со вторым входом блока памяти, третий вход которого соединен со вторым выходом первого регистра, четвертый -- с выходом блока мест484546 блока управления подключены ко вторым входам шестого, седьмого, восьмого и девятого вентилей, а сигнальные выходы - к блоку оконечного преобразования,( оставитслн Н. Лысенко Редактор Б. Нанкина Техред 3. Тараненко Корректор Е, РожковаИзд. М 1808сударствеиного комитета по делам изобретенийМосква, у 1(.Зэ, Рашска Подписноев СССР 22/17 ЦНИИПИ апунова, 2 пографн ного управления, ко входам которого соответственно подключены выходы генератора тактовых импульсов и формирователя синфазирующих импульсов, соответствующие выходы Тираж бтСовета Мигиоткрытийиаб., д. 4,5