Приемник многочастотных сигналов

,8 рователь 14, овибратора ГОСУДАРСТВЕННОЕ ПАТЕНТВЕДОМСТВО СССР(71) Новосибирский электротехнический институт связи им. Н,Д,Псурцева(73) Новосибирский электротехнический институт связи им. Н.Д.Псурцева(56) Авторское свидетельство СССР 1 ч.1322509, кл. Н 04 С 1 1/36, 1985.(54) ПРИЕМНИК МНОГОЧАСТОТНЫХ СИГНАЛОВ(57) Изобретение относитсяприема многочастотных сиг Изобретение относится к области электросвязи и может быть использовано при приеме многочастотных сигналов. Цель изобретения - повышение помехоустойчивости принимаемых сообщений,П редлагаемое устройство (см. фиг 1) содержит усилитель 1 с автоматической регулировкой усиления, шесть (2 - 1,2 - 2,2 - 3,2 - 4,2 - 5,2 - 6) узкополосных полосовых фильтров, шесть ( 4 - 1,4 - 2,4 - 3,4 - 5,4 - б) детекторов, дешифратор б, схему 7 ИЛИ, три (8 - 1,8 - 2,8 - 3) селекторов сигнала по длительности, четыре (9 - 1,9 - 2,9 - 3,9 - 4) схемы И, параллельный 10 регистр, схему неравнозначности 11, первый 12 и второй 16 коммутаторы, оперативное запоминающее устройство 13, формирователь 14, генератор 15, триггер 17,ектросвязи. Сущник содержитусиой регулировкой совых фильтров, вый дешифратор, й селекторы, сигпервый, второй, менты И, формиараллельный ре- НОЗНАЧНОСТЬ, торой коммутаторой дешифратор, р, одновибратор и ,2 зп, ф лы,З ил.,быть использовано в эл ность изобретения: прием литель с автоматическ усиления, шесть поло шесть детекторов, пер первый, второй и трети нала по длительности, третий и четвертый эле рователь импульсов, и гистр, элемент НЕРАВ генератор, первый и в ры, элемент ИЛИ, вто блок индикации, тригге блок оперативной памяти 1 табл,счетчик 18, второй дешифратор 19, блокдикации 20, одновибратор 21,На фиг, 2 изображен селектор (8 - 12,8 - 3) сигнала по длительности, состоящиз интегрирующей КС-цепи 24 и схемы рнозначности 25,На фиг. 3 изображен формисостоящий из схемы И 22 и одн23. Приемник многочастотных сигналов содержит последовательно соединенные усилитель 1 с автоматической регулировкой усиления, шесть (2 - 1,2 - 2,2 - 3,2 - 4,2 - 5,2 - 6) узкополосных полосовых фильтров, шесть (4 - 1,4 - 2,4 - 3,4 - 4,4 - 5,4 - 6) детекторов, первый б дешифратор, первый селектор 8-1 сигнала по длительности, первую 9 - 1 схему И, параллельный 10 регистр, первый 12 коммутатор, оперативное запоминающее устройст 18388948 - 3 селекторов и входом формирователя 14, информационный выход дешифратора соединен со входом параллельного регистра 10, входом схемы 11 неравнозначности, вторым входом первого 12 коммутатора, входы схемы ИЛИ 7 соответственно к выходу дешифратора 19 и выходу первого 9 - 1 схемы И, выход схемы 7 ИЛИ соединен с другим входом счетчика 18,Работу данного устройства можно пояс; нить следующим образом.При включении устройства в сеть происходит предварительный сброс устройства в исходное состояние, Данная операция осуществляется подачей сигнала "Сброс" на 7- ой вход дешифратора 6. На выходах дешифратора 6 "Разрешенная комбинация" и "Старт" формируются две логические активные единицы. На выходах "Повтор" и "Цифра/повтор", формируются пассивные логические нули, На информационных выходах дешифраторов сформирована запрещенная кодовая комбинация 1111 (Здесь идальше подстроечный индекс обозначает систему счисления), Сигналы с выходов "Старт" и "Разрешенная комбинация" запускают в работу второй 8 - 2 и первый 8-1 селекторы по длительности, представляющие собой устройство, позволяющее распознать сигнал по длительности. В частности, если длительность сигнала, который формируется на четырех служебных выходах дешифратора 6 меньше заданной, тона выходах селекторов по длительности (блоки 8 - 1, 8-2, 8 - 3) будут логические нули. В случае, если поступающий выходной сигнал дешифратора 6 больше порогового значения, то на выходе селекторов подлительности - логическая единица. Эта операция селекции (см, Фиг. 2) достигается 25 30 35 40 45 50 во 13, блок 20 динамической индикации, последовательно соединенные формирователь 14, второй 16 коммутатор, счетчик 18, дешифратор 19, триггер 17, четвертую 9-.4 схему И, выходом соединенную со вторым 5 входом оперативного запоминающего устройства 13, последовательно соединенные третий 8-3 селектор сигнала по длительности, третью 9-3 схему И, выходом соединенную к третьему входу первого 12 10 коммутатора, последовательно соединенные схему неравнозначности 11, вторую 9-2 схему И, одновибратор 21, выходом соединенного с другим входом параллельного регистра 10, а так же второй 8 - 2 селектор сигнала по длительности, выходом соединенный со вторым входом второго 16 дешифратора, при этом 2-ой, З-ий, 4-ый выходы дешифратора 6 соединены соответ 20ственно с входами второго 8 - 2 и третьего пропусканием входного сигнала через интегрирующую РС-цепи и сравнения в схеме равнозначности сигналов на входе и выходе ВС-цепи. Постоянная времени ЙС определяет операцию селекции по длительности. Для правильной работы селекторов по длительности должно выдерживаться соотношение0,1 Тмин ВСТмин Здесь Тмин - минимальный временной интервал приема многочастотной посылки. Обнуляющий сигнал "Сброс" выбирается всегда больше минимально-возможной Т, Поэтому на выходе первого 8-1 и второго 8 - 2 селекторов по длительности формируются логические единицы.В первой 9 - 1 схеме И происходит совпадение этих сигналов, На выходе первой схемы И формируется обнуляющий сигнал, который одновременно поступает в счетчик 18, триггер 17, параллельный регистр 10 и принудительно устанавливает выше блоки в исходное состоянйе.ак счетчик 18 и триггер 17 переводятся в нулевое состояние, а параллельный регистр 10 устанавливается г. состояние 11112, Так как триггер 17 переведен в нулевое состояние (О = О, 0 = 1), то сигналом с прямого выхода триггера запрещается работа блока динамической индикации 20, Помимо этого второй 16 коммутатор подключает выход формирователя 14 ко входу счетчика 18, Устройство готово к приему сигналов, Сигнал "Сброс" можно не подавать в дешифратор 6, но в этом случае в перечисленных выше блоках при первоначальном включении хранится произвольная информация, Хотя при приеме блока информации устройство автоматически приходит в рабочее состояние,Рассмотрим, каким образом осуществляется прием сигналов, Принимаемый сигнал поступает через усилитель 1 с автоматической регулировкой усиления и далее параллельно на 6 узкополосных полосовых фильтров, каждый из перечисленных выше полосовых фильтров (2 - 1,2 - 2,2 - 3,2 - 4,2 - 5,2 - 6) настроены соответственно на частоты 700, 900, 1100, 1300, 1500 и 1700 Гц, Следует заметить, что из линии при правильной работе может поступать код 2 из 6. Это значит, что одновременно принимаются только две частоты из 6. Другие комбинации, к примеру одна частота из 6, либо более двух частот из 6 являются ошибочными или запрещены для приема и обработки, При поступлении кода 2 из 6 на входы узкополосных полосовых фильтров такой комбинации, сигнал приема может присутствовать лишь на двух выходах, На остальных выходах по 183889410 15 25 30 35 40 45 2141 50 55 лосовых фильтров сигнала не будет. Сигналы с выхода узкополосных полосовых фильтров далее поступают на входы детекторов, Эта задача детекторов - обнаружить принимаемый сигнал. Так как только на двух выходах узкьполосных полосовых фильтров при правильнои работе присутствует сигнал, то только на двух выходах детекторов формируется активный логический нуль, на четырех оставшихся выходах детекторов формируется пассивная логическая единица,Цифровая комбинация с выходов детекторов поступает далее на вход дешифрэтора 6, Дешифратор представляет собой постоянное запоминающее устройство(ПЗУ), где выходные ц.ины детекторов являются адресными входами эашифки ПЗУ для дешифратора 6 приведен в табл, 1. Из анализа этой таблицы можно сделать вывод, что 20 на входе дешифратора б может присутствовать только 12 комбинаций (разрешенных).10 комбинаций - информация о значении переданных цифр. В десятичной системе счисления таких цифр 10 (с О до 9), 11-ая комбинация "Старта". Появляемся вначале передачи блока информации. 12 комбинация - комбинация "повтор", Данный сигнал формируется всякий рэз в тракте передачи, когда очередная передаваемая цифра по значению такая же, что и предыдущая, к примеру, если мы должны передать (а значит и принять приемником многочастотных сигналов) значение цифры 31 о на 1-ом и 1+ 1 тактовом интервалах, то -ом таковом интервале передается сигнал 31 о, а на 1+ 1 тактовом интервале передается сигнал "Поворот", Такой порядок передачи и приема многочастотных сигналов осуществляет своеобразное скремблирование. Поэтому на соседних тактовых сигналах нет совершенно одинаковых сигналов. Это в свою очередь повышает качество приема. Из анализа кода 2 из 6 легко можно показать, что число возможных комбинаций при таком кодировании будет 15. Следовательно, три комбинации остаются лишними и их прием запрещен, Кроме того будут запрещенными все комбинации, когда принимается лишь одна частота иэ б, или более двух частот иэ 6. Если принимаемый сигнал - разрешенная комбинация, то на, выходе дешифраторэ б "Разрешенная комбинация" (далее РК) формируется логическая единица. Если входная комбинация попадает в разряд запрещенных, то на упомянутом выше входе - логический нуль, Аналогично дешифруются другие сигналы. Так как на выходе "Старт" лог,единица будет только тогда, когда принимается сигнал начала блока 7 на выходе "Повтор" формируется лог.единицэ в том случае, когда принимается сигнал "Повтора", Нэ выходе "Цифра или Повтор" формируется ло. единица, когда осуществляется прием цифровой информации, либо когда принимается сигнал "Повтора". В случае приема сигнала "Старт" на выходе дешифратора б "цифра или Повтор" - лог.нуль, Помимо этого, на четырех информационных выходах дешифрэтора 6, подключенных к информационным входам параллельного регистра 10, принимаемый сигнал 2 из 6 перекодируется по закону 1 - 2 - 4 - 8. К примеру, если принимается комбинация цифры 310, то ей соответствует сигнал на информационных выходах дешифратора б 00112, Поясним порядок приема сигнала более подробно, Первым принимаемым сигналом является сигнал "Старта", В соответствии с табл. 1 на выходах детекторов 4 - 1 и 4 - б появляются активные нули. Нэ выходах дешифратора б "РК" и "Старт" будут активные логические единицы. На выходах "Повтор" и "Цифра/Повтор" формируются логические нули.С помощью первого 8 - 1 и второго 8 - 2 селекторов по длительности спустя интервал задержки формируются на их выходах две лог. единицы. Нэ выходе первой 9-1 схемы И появляется лог,единица, соответствующая сигналу начальной установки. Если устройство не установлено в исходное состояние сигналом "Сброс" подаваемым вручную, то оно сигналом "Старт" принудительно устанавливается в исходное состояние. Порядок точно такой же, как и на подаче сигнала "Сброс". Если же устройство уже установлено в исходное состояние. то происходит повторение перечисленных выше операций и устройство еще раз принудительно сбрасывается в исходное. Предположим, что после приема сигнала "Старт" нам необходимо принять блок информации, состоящей из б десятичных цифр 291129, Следующим сигналом после приема "Старта" будет сигнал десятичной двойки, В соответствии с табл. 1, данный сигнал принимается частотами 1 о -- 700 Гц; 12 = 1100 Гц. На выходе дешифратора в этом случае будут сформированы следующие сигналы:- выход "РК" - логическая единица .- выход "Старт" - логический нуль - выход "Повтор" - логический нуль - выход "Цифра/Повтор" - лог.единица50 Так при начальной установке в параллельный регистр 10 записывается по "8" в ходу комбинации 11112, а на информационных выходах дешифратора комбинация 00102, то на выходе схемы неравноэначности 11 подготавливают вторую 9 - 2 схему И, С появлением сигнала на выходе первою 8 - 1 селектора по длительности срабатывает вторая 9-2 схема И и запускает в работу одновибратор 21, Запись в параллельный регистр 10 будет производиться по окончании импульса с выхода одновибратора 21. . Как только в параллельный регистр 10 запишется комбинация 00102, схема неравнозначности 11 закрывается. Следовательно, закрывается вторая 9 - 2 схема И и одновибратор 21 больше не будет срабатывать. Это состояние длится до приема и дешифрации очередной цифры.Рассмотрим, какие операции производятся в других блоках. Так как на выходе дешифратора 6 "Повтор" - лог.нуль, то третий 8 - 3 селектор по длительности выключен. Третья 9 - 3 схема И закрыта, Сигналом с выхода третьей 9 - 3 схемы И первый коммутатор 12 подключает информационные выходы дешифратора к информационным входам оперативного запоминающего устройства 13 (в дальнейшем ОЗУ 13).На выходе дешифратора 6 "Цифра/Повтор" сформирована лог.единица, С помощью формирователя 14, структура которого изображена на фиг, 3 в схеме И 22 происходит совпадение сигналов "Цифра/Повтор" с сигналом "РК", Сигналом с выхода схемы И 22 запускается одновибратор 23, формирующий импульс заданной длительности по формуле (1). Второй 16 коммутатор подключает выход формирователя 14 ко входу счетчика 18, От заданного фронта сигнала срабатываег счетчик 18, увеличивая свое состояние на единицу, Сформированный по длительности импульс в одновибраторе 23 используется для записи информации в ОЗУ. 13. По окончании импульса в ОЗУ 13 осуществляется перевод адресного счетчика 18. Импульсные записи в ОЗУ 13 приходят с выхода четвертый 9 - 4 схемы И. Тэк как при начальной установке триггер 13 был обнулен, то на его 0 выходе - лог.единица, которая разрешает работать четвертой 9 - 4 схемы И. При появлении сигналоо "РК" и сигналов с выхода формирователя 14, на выходе четвертой 9 - 4 схемы И Формируется импульс по длительности равный длительности работы одновибратора 23, Импульс с выхода четвертой 9-4 схемы И записывает по адресу 00002 - с выхода счетчика 18 первую цифру 0010, Как указывалось выше по окончании импульса с выхо 5 10 15 20 25 30 35 40 45 да формирователя 14 счетчик 18 переходит в состояние 00012. подготавливая запись нового числа в ОЗЧ 13. Дешифратор 19 во время приема сигналов остается выключенным, как и блок динамическсиндикации 20, Генератор 15 постоянно включен, но при приеме информации тактовые импульсы с его выхода никуда не проходят, Это происходит из-за того, что второй коммутатор 16 подключает выход формирователя 14 ко входу счетчика 18. Аналогично описанным выше процессом по адресу 00012 в ОЗУ 13 запишется сигнал 9, э по адресу 0010 запишется 1. По иному обстоит дело при приеме второй десятичной единицы. В этом случае на выходе дешифратора 6 формируются следующие сигналы- на выходе "РК" - лог.единица - на выходе "Старт" - лог,нуль- на выходе "Повтор" - лог,единица - на выходе "Цифра/Повтор" - лог,единица- на информационных выходах - комбинация 11112По данному набору сигнэлое срабатывает третья 9 - 3 схема И и первый 12 коммутатор подключает выход параллельного регистра 10 к информационным входам ОЗУ 13. Это означает, что необходимо записать в ОЗУ 13 по очередному адресу информацию о предыдущем принятом символе. Эта информация хранится в параллельном регистре 10. Так как на выходе дешифратора 6 комбинация равна 11112, а на выходе параллельного регистра 10 - комбинация 00012 то схема неравнозначности 11 срабатывает, запуская через вторую 9 - 2 схему И одновибратор 21, Как указывалось выше запись в параллельный регистр 10 осу цествляется задним фронтом сигнала с выхода одновибратора 21. Так как первый 12 коммутатор во время приема сигнала "Повтор" подключает выход параллельного регистра 10 ко входу ОЗУ 13, то в последний по адресу 00112 записывается вновь сигнал 00012 (десятичная единица), соответствующий приему четвертой по порядку цифры, Запись в ОЗУ 13 осуществляе 1 ся аналогично записи трем предыдущим цифрам. Таким образо 1 в ячейку памяти ОЗУ 13 по адресу 01002 записывается сигнал 01102 (пятэя принятая цифра - десятичная шестурка), а е ячейку с адресом 0101 - запишется вновь 01102 р т,д,Второй дешифратор 19 дешифрирует состояние счетчика 18. Кэк указывалось выше принимаемый блок информации состоял из 6 десятичных цифр. По окончании приема шестой последней цифры. гчетчик 18 переходит в состояние 0110. Это состояние дешифрируется вторым дел и 1 ч 1 л гором 19. Нэего выходе появляется активная лог,единица, которая перевоит триггер 17 в единичне состояние, Если принимаемый блоксостоит из 7 принимаемых цифр, то дешифратор 19 настраивается на кодовую комбинатацию 01112 и т,д,Триггер 17 срабатывает и производитпереключение следующих устройств;- закрывает четвертую 9 - 4 схему И изапрещает тем самым запись в ОЗУ 13, 10- переключает выход генератора 15 черезвторой коммутатор 16 ко входу счетчика 18,- разблокирует работу блока динамической индикации 20.Генератор 15 вырабвтывает тактовые 15импульсы, которые поступают в счетчик 18.Слетчик 18 изменяет свое состояние с нулевОго до порогового, когорый задается деоифратором 19. При достижениипррогового значения счетчик 18 по сигналу 20с выхода дешифратора 18 принудительнообнуляется, Состояние счетчика 18 используется для адресации в ОЗУ 13 и для работыблока динамической индикации 20, Из ОЗУ13 по нулевому адресу считывается первая 25записанная цифра 2, Блок динамической индикации 20 индицирует эту цифру на первойпринятой позиции. Аналогично на второйпринятой позиции индицируется цифра 9а на шестой - цифра б (для нашего конкретНого случая),Индикация принятого блока будет до техпор, пока не поступит сигнал "Сброс", либопока не появится новый блок информации.Как показали исследователя выигрыш 35прямо пропорционален девиации частотыЧ=4 мгде м - девиация частоты. 40Формула изобретения1, Приемник многочастотных сигналов, Содержащий усилитель с автоматической регулировкой усиления, шесть полосовых фильтров, шесть детекторов, выходы которых 45 Подключены к входам дешифратора, первый селектор сигнала по длительности, выход которого подключен к объединенным первым входам первого, второго, третьего и четвертого элементов И, а также элемент ИЛИо т л и 50 ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные параллельный регистр, первый коммутатор, блок оперативной памяти и блок индикации, последовательно соединен ные формирователь импульсов, второй коммутатор, счетчик, второй дешифратор и триггер, а также второй и третий селекторы сигнала по длительности, элемент НЕРАВНОЗНАЧНОСТЬ, однови 5 ратор и генератор, выход которого подключен к второму входу второго коммутатора, третий вход которого объединен с вторым входом блока индикации и подключен к выходу триггера, второй вход которого объединен с вторым входом блока оперативной памяти, первыми входами элемента ИЛИ и параллельного регистра, и подключен к выходу первого элемента И, второй вход которого через второй селектор сигнала по длительности подключен к выходу "Старт" первого дешифратора, выход "Разрешенная комбинация" которого подключен к входу первого селектора сигнала по длительности, выход которого соединен с первым входом формирователя импульсов, второй вход которого соединен с выходом "Цифра/повтор" первого дешифратора, выход "Повтор" которого через третий селектор сигнала по длительности подключен к второму входу трет ьего элемента И, выход которого подключен к второму входу первого коммутатора, третий вход которого объединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, вторым входом параллельного регистра и подключен к дополнительному выходу ,цешифратора, выход параллельного регистра через другой вход элемента НЕРАВНОЗНАЧНОСТЬ подкл:очен к второму входу второго элемента И, выход которого через одновибратор соединен г, третьим входом паралле.;ьного регистра, выход формирователя импульсов подключен к второму вхоцу четвертого элемента И, выход которого соединен с третьим входом блока оперативной памяти, четвертый вход которого объединен с третьим входом блока индикации и подключен к выходу счетчика, другой вход которого подключен к выходу элемента ИЛИ, второй вход которого объединен с первым входом триггера, инверсный выход которого подключен к третьему входу четвертого элемента И, причем выходусилителя с автоматической регулировкой усиления через соответствующие полосовые фильтры подключен ко входам шести детекторов,2, Приемникпо п.1,отличающийс я тем, что селектор сигнала по длительности содержит элемент РАВНОЗНАЧНОСТЬ, первый вход и выход которого являются входом и выходом селектора сигнала по длительности, а второй вход элемента РАВНОЗНАЧНОСТЬ соединен с его первым входом через интегратор.3. Приемник по и, 1; о т л и ч а ю щ и йс я тем, что формирователь импульсов содержит последовательно соединенные элемент И и одновибратор, выход которого является выходом формирователя импульсов, входами которого являются входы элемента И, 1838894 Порядок работы дешифратора 6.1838894 дакто и ГКНТССС роизводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 10 аз 2929 ВНИИП Составитель В, МалинкинТехред М.Моргентал Корректор А, Обруч Чираж Подписноеосударственного комитета по изобретениям и открыт 113035, Москва, Ж, Раущская наб., 4/5