Устройство для отображения символьной информации на экране видеоконтрольного блока

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИХ РЕСПУБ 53(юц 5 6 06 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ АТЕНТ 31конструкторское бюроского производственадиоприбор"Гроссман и В.А.Шке тельство СССРР 3/153, 1987,(21) 5003470/24(46) 23.08,93. Бюл. Ф (71) Ленинградское "Импульс" Беликолу ного объединения "Р (72) В.С,Балан, М,С бельский (73) Завод "Маяк" (56) Авторское сеиде ЬЬ 1499331, кл. 6 06(54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ СИМВОЛЬНОЙ ИНФОРМАЦИИ НА ЭКРАНЕ ВИДЕОКОНТРОЛЬНОГО БЛОКА (57) Использование: автоматика и вычислительная техника, анализаторы мультиплексных каналов и аппаратуры для вывода информации из ЭВМ на дисплей. Сущность изобретения; устройство содержит 1 блок памяти (1), 1 блок управления 3(3), 1 генератор тактовых импульсов (4), 1 регистр атрибутов (6), 1знакогенератор (5), 1 формирователь видеосигнала (7), 1 делйтель частоты (8), 1 буферный блок (2). 6 ил,10 30 35 40 45 50 55 Изобретение относится к автоматике ивычислительной технике и может быть использовано в анализаторах. мультиплексных каналов и в другой аппаратуре длявывода информации из ЭВМ на дисплей,Цель изобретения - повыщение досто- .верности отображаемой информации засчет контроля устройства при его тестировании путем сквозной проверки устройства сиспользованием всех его блоков.На фиг,1 представлена функциональнаясхема устройства; на фиг. 2 - блок памяти;на фиг. 3 - блок управления; на фиг. 4 -знакогенератор, на фиг. 5 - формировательвидеосигнала: на фиг. 6 - временная диаграмма.Устройство содержит блок 1 памяти, буферный блок 2, блок 3 управления, генератор 4 тактовых импульсов, знакогенератор5, регистр 6 атрибутов, формирователь 7 2видеосигнала, делитель 8 частоты,Следующими позициями обозначены:двунаправленная шина 9, первая 10, вторая11, третья 12, четвертая 13, первая 14 дополнительная, и вторая 15 дополнительная шины, 16-вход-выход устройства, 17 -адресный вход устройства, 18 - первый управляющий и 19 - второй управляющий входы устройства, 20 - выход видеосигнала, 21- выход синхроимпульса (ССИ) и 22 - выходкадрового синхроимпульса (КСИ) устройства.Блок 1 памяти выполнен на микросхемеОЗУ 02 типа КР 537 РУ 8 А и микросхеме магистрального приемо-передатчика 01 типаК 588 ВА 1.Буферный блок 2 выполнен на микросхеме стробируемого логического элементаНЕ типа К 561 ЛН 1.Блок 3 управления выполнен на микросхеме селектора адреса 01 типа К 588 ВГ 1,микросхеме контроллера ЗУ 02 типаК 588 ВГ 2, микросхемах И-ИЛИ 03, 04, 05,06 типа К 561 ЛС 2, включенных поразрядноотносительно входных и выходных шин (по4 разряда на каждую микросхему) и выполняющих функцию мультиплексирования длягрупп входов Х и У, микросхемах счетчиков01, 08, 09, 010 типа 1564 ИЕ 7, микросхемемультиплексора 011 типа 1564 КП 11, микросхемах программируемых логических матриц 012, 013, типа КР 556 РТ 2 и микросхемы012, 013 выполняют функции дешифраторов. Их прошивка осуществлена последующим логическим выражениям:Микросхема 012:У 1 - А 9,А 11У 2 - А 9,А 11 А 9,А 10.А 11УЗ А 10.А 11Микросхема 013: У 1 = А 1.АаУ 2 = А 2,АЗ,А 5.А 6УЗ = А 5 А 9,А 10 А 7,А 9 А 10У 4 = Аб.А 7,А 9 А 10Генератор 4 тактовых импульсов выполнен на микросхеме ГУН (генератора, управляемого напряжением) типа КР 531 ГГ 1.Знакогенератор 5 выполнен на базе микросхем ПЗУ 01 типа К 568 РЕ 1-0003 со стандартной прошивкой знакогенератора и микросхемы регистра сдвига 02 типаК 555 ИР 9,Регистр 6 атрибутов выполнен на микросхеме четырех Д-триггеров типа К 555 ТМ 8,формирователь 7 видеосигнала выполнен на микросхеме логического элемента НЕ 01 типа К 555 ЛН 1, микросхеме логического элемента 2 ИИЛИ-НЕ 02 типаК 555 ЛР 13 и микросхеме логического элемента 4 И - 2 ИЛИ-НЕ РЗ типа К 555 ЛР 4.Делитель 8 частоты выполнен на микросхеме двоичного счетчика типа К 555 ИЕ 7.Устройство дпя отображения символьной информации на экране выдеоконтропьного блока вырабатывает три сигнала - видеосигнал (ВС), строчный (синхроимпупьс (ССИ), кадровый синхроимпупьсы (КСИ) иработает следующим образом.Принцип действия устройства состоит в непрерывном последовательном считывании содержимого блока 1 памяти и выводе содержимого нэ экран дисплея (видеоконтрольного блока), Информация в блок 1 памяти записывается по мере необходимости через двунаправленную шину 9 внешним микропроцессором во время обратного хода кадровой развертки, когда видеосигнал блокируется и не требуется регенерация иэображения на экране дисплея. Во время прямого хода кадровой развертки информация считывается иэ блока 1 памяти в темпе формирования растра нэ экране, регенерируя изображение. Генератор 4 вырабатывает тактовые импульсы с периодом следования, равным времени засветки одной точки. Эти импульсы поступают в блок 3 управления, формирующий из них строчные и кадровые синхроимпульсы, подаваемые на дисплей. Помимо того, в блоке 3 управления формируется комбинированный импульс гашения по строке и кадру, Он поступает нэ формирователь 7 видеосигнала, Помимо того, в блоке 3 формируется сигнал готовности устройства, необходимый для обращения микропроцессора. Он совпадает по времени с импульсом гашения по кадру и поступает через блок 2 на выход- вход 16 устройства, Синхронно с сигналом готовности блок 3 управления передает че 1836678сигнал с выхода формирователя 7видеосигнала подаются на первый, второй 45 50 реэ шину 11 на блок 1 памяти код адреса, который поступил на адресный вход 17 устройства от внешнего микропроцессора.Таким образом, во время обращения микропроцессор получает возможность адресовать конкретные ячейки памяти для записи информации, Из сигналов чтения и записи, поступающих с первого 18 и второго 19 управляющих входов устройства на блок 3 управления, во время обратного хода кадровой развертки формируются сигналы выбора кристалла и запись и в память, поступающие на управляющие входы блока 1 памяти. При отсутствии сигнала готовности (т,е, во время прямого хода кадровой развертки) на адресный вход блока 1 памяти по шине 11 подаются коды адресов, вырабатываемые в блоке 3 управления, При этом сигнал выбора кристалла устанавливается в активное, а сигнал записи в пассивное состояние, что обеспечивает считывание информации из памяти,Данные из блока 1 памяти поступают по шине 12 на первый адресный вход знакогенератора 5 и по шине 15 - нэ вход регистра 6 атрибутов, определяя текущий код отображаемого символа и дополнительные признаки (атрибуты) отображения - ин версию и мигание символа. На второй адресный вход знакогенератора по шине 13 поступэет код номера строки разложения символа, вырабатываемый блоком 3 управления. На информационный вход формирователя 7 видеосигнала поступает преобразованный в последовательную форму код разложения символа, из которого на выходе формирователя вырабатывается видеосигнал с учетом поступающих на него символов гашения, мигания и признаков отображения. Сигнал мигания поступает с выхода делителя 8 частоты, на вход которого подается кадровый синхроимпульс. Сигнал готовности и гашения с выходов блока 3 управления и видеои третий информационные входы блока 2 соответственно. Блок 2 позволяет внешнему микропроцессору считывать состояние этих сигналов. Для этого на управляющий вход блока 2 подается сигнал из блока 3 управления, Он формируется при обращении,микропроцессора к блоку 2, т.е. при подаче на адресный вход 17 устройства кода блока 2 и при подаче. сигнала чтения на вход 18 устройства.При автоматическом тестировании устройства внешний микропроцессор сначала проверяет исправность ОЗУ блока 1 памяти традиционными методами, осуществляя с учетом сигнала готовности (т,е. во время 10 15 20 25 30 35 40 обратного хода по кадру), запись, считывания и сравнение контрольных кодов.После этого ОЗУ заполняется кодами пробела (черный экран) с признаками инверсии (белый экран) и мигания (чередование черного и белого экрана).Видеосигнал (ВС) на выходе формирователя 7 в этом случае имеет вид, показанный на фиг. 6 а. С периодом мигания чередуются белый и черный цвета экрана. На фиг. 6 б показана структура небольшого фрагмента видеосигнала во время белого экрана, Сигналы гашения по строке (фиг. 6 в) и по кадру(фиг. 6 г), поступая на вход формирователя 7, блокируют видеосигнал в соответствующие промежутки времени.Период мигания больше периода кадрового синхроимпульса и синхронного с ним сигнала готовности, т.к. сигнал мигания вырабатывается делителем 8 частоты из кадрового синхроимпульса. Микропроцессор через блок 2 считывает состояние видеосигнала совместно с состоянием сигналов гашения и готовности. Поскольку требуется контролировать только действующий видеосигнал, т,е. во время прямого хода по строке и прямого хода по кадру, то в данном случае микропроцессор работает по НЕГОТОВНОСТИ и учитывает состояние сигнала гашения:а) если сигнал готовности - лог.О сигнал гашения - лог.О и видеосигнал - лог.1, то это означает, что микропроцессор, будучи не- синхронизированным с разверткой дисплея, считает состояние сигналов во время белого экрана,б) если сигнал готовности - лог.О, сигнал гашения - лог.1 и видеосигнал - лог,О, то этот результат не принимается во внимание, т.к, это момент обратного хода по строке,в) если сигнал готовности - лог,1, то результаты считывания также не принимаются во внимание, т,к, этот момент обратного хода по кадру,г) если сигнал готовности - лог.О, сигнал гашения - лог,О и видеосигнал - лог.О, то означает, что микропроцессор считал состояние сигналов во время черного экрана.Если микропроцессор, проведя многократное считывание состояний упомянутых трех сигналов, зафиксировал чередование белого и черного экранов через равные промежутки времени, то устройство считается исправным. В противном случае делается вывод о его неисправности.Такая проверка, включающая считывание выходного видеосигнала совместно с сигналами гашения и готовности, интегрально охватывает все блоки устройства, 1836678позволяя косвенно судить об их работоспособности. Заявляемое устройство позволяет в автоматическом режиме проводить анализ выходных сигналов, осуществляя тем самым сквозной контроль его работоспособности и обнаруживая большое число возможных неисправностей сверх йеисправностей ОЗУ блока памяти, которые выявляются традиционными методами,Технико-экономическая эффективность заявляемого устройства состоит в значительном повышении достоверности автоматического контроля исправности устройства при его тестировании. Такой контроль осуществляется не на уровне одного блока, точней на уровне ОЗУ, а на уровне всего устройства от входа до выхода, т,е. на уровне всех его блоков. При этом не требуется участия оператора для визуального контроля устройства.Время, требуемое для поиска неисправностей, и расходы, требуемые для проведения ремонта устройства, существенно снижены,Иэ сказанного выше следует, что в заявляемом устройстве самопроверка гораздо глубже, а эффективность ее гораздо выше, чем в устройстве-прототипе.Формул а изобретения Устройство для отображения символьной информации на экране видеоконтрольного блока, содержащее блок памяти, знакогенератор, блок управления, формирователь видеосигнала и генератор тактовых импульсов, выход которого соединен с тактовыми входами блока управления и знакогенератора, первый и второй управляющие входы блока управления являются соответственно первым и вторым управля 20 25 30 35 тов и делитель частоты, первый информационный вход буферного блока соединен с седьмым выходом блока управления; второй информационный вход - с восьмым выходом блока управления, третий информационный вход - с выходом формирователя видеосигнала, управляющий вход - с девятым выходом блока управления, а выход - с входом-выходом устройства, вход регистра атрибутов соединен с выходомблока памяти, первый и второй выходы регистра атрибутов - с первым и вторым управляющими входами формирователя видеосигнала соответственно, третий управляющий вход которого связан с восьмым выходом блока управления, вход делителя частоты подключен к шестому выходу блока управления, а выход - к четвертому управляющему входу формирователя видеосигнала. ющими входами устройства адресный вход блока управления - адресным входом устройства, первый выход блока управления соединен с адресным входом знакогенера 5 тора, второй адресный вход которого соединен вторым выходом блока управления,третий и четвертый выходы которого подключены к первому и второму управляющим входам блока памяти соответственно, входвыход которого является входом-выходомустройства, пятый и шестой выходы блокауправления являются выходами строчного и кадрового синхроимпульсов устройства соответственно, выход знакогенератора соединен с информационным входомформирователя видеосигнала, выход которого является выходом видеосигнала устройства, о т л и ч а ю щ е е с я тем, что оно содержит буферный блок, регистр атрибу 1836678, ул.Гагарина, 10 изводственно-издательский комбинат "Патент", г. У каз 3020 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-З 5, Раушская наб 4/5