Устройство для двунаправленной передачи информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 06 Г 13/О БРЕТЕНИ СТ и функциональнаясхег. 2 - схема одного еннвя диаграмма его иттри канала 1,2,3, мпульсов, шины двуГОСУДАРСТ 8 ЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗ АВТОРСКОМУ СВИДЕТЕ(56) Авторское свидетельство СССР М 1057948, кл, С 06 Р 11/20, 1983.Авторское свидетельство СССР М 1699028, кл, 6 06 Р 13/00, 1990.(54) УСТРОЙСТВО ДЛЯ ДВУНАПРАВЛЕН- НОЙ ПЕРЕДАЧИ ИНФОРМАЦИИ(57) Изобретение относится к вычислительной технике и может быть использовано для связи процессоров с запоминающими и периферийными устройствами, Цель изобретения - повышение достоверности передачи данных в двух направлениях. Устройство содержит резервированные каналы 1, 2, 3, генератор 4, шины 5, 6; входы 7 прямой передачи, входы 8 обратной передачи, выходы 9 ошибки каналов,. выходы 10.Изобретение отно ной технике и может б связи процессоров с периферийными усгро Целью изобретен ние достоверности пе двух направлениях,На фиг. 1 показана ма устройства; на фи канала; на фиг,3 - вре работы. ъ Устройство содерж генератор 4 тактовыхсится к вцчислительыть использовано ля запоминающими или йствами. ия является повышередачи информации в 1784987 А 1 2блокировки ВУ. Каждый канал содержит мажоритарнйй элемент 11, распределитель 12, элементы НЕ 13, 14, 21, 22, триггер 15, счетчик 16, дешифратор 17, триггер 18, мажоритарные элементы 19, 28, элементы сравнения 20, 23, 26, элементы И 24, 30, ИЛИ-НЕ 29, регистр 25, коммутатор 27, Направление передачи выбирается сигналами, поступающими йа мажоритарные элементы 9, 29, которые управляют коммутатором 27 и через элемент ИЛИ-НЕ 29 включают распределитель 12. Коммутатор 27 подключает управляющие входы регистра 25 к триггеру 18 и элементу 20 сравнения. Распределитель 12 включает триггер 15, формирующий импульсы сдвига для регистра 25. Параллельный код записывается в регистр 25, затем побитно сдвигается, причем каждый битсравнивается на мажоритарном элементе 11 с одноименными битами других каналов.исло бит считается счетчиком 16, после рохождения всех бит кода дешифратор 17 включает триггер 18, разрешающий переда чу кода в заданном направлении. 3 ил. направленного ввода-вывода информации 5,1-5,3 и 6.1-6.3 управляющие входы 7.1- 7.3 для передачи информации с шин 5.1 - 5,3 на шины 6.1-6.3, управляющие входы 8.1- 8,3 для передачи информации с шин 6.1-6.3 на шины 5,1-5,3, выходы 9.1-9,3 сигналов ошибки каналов и 10,1-10.3 блокировки вневнего устройства,Каждый канал (фиг. 2) содержит мажоритарный элемент 11, распределители 12.1- .12.2 импульсов, элементы НЕ 13, 14, триггер :15, счетчик 16, дешифратор 17, триггер 18, мажоритарный элемент 19, элемент 20 сравнения (ИСКЛЮЧАЮЩЕЕ ИЛИ), элементы НЕ 21, 22, элемент 23 сравнения, элемент И 24, регистр 25, элемент 26 сравнения, коммутатор 27, мажоритарный элемент 28, элемент ИЛИ-НЕ 29, элемент И 30.Распределитель 12,1 и 12.2 выполненына сдвигающих регистрах, например микросхемах серии 564 ИР 2, Регистр 25 выполнен на восьмиразрядном универсальном регистре 564 ИР 6, Коммутатор 27 - 564 ЛС 2, мажоритарные элементы 11, 19, 28 - 564 ЛП 13, элементы 20, 23 сравнения - 564 ЛП 2. Генератор 4 тактовых импульсов является резервированным генератором, формирует три синхронные последовательности тактовых импульсов.Устройство работает следующим обра- зом. В исходном состоянии при отсутствиисигналов на всех выводах устройства в каждом ка.нале на выходе элемента ИЛИ-Н Е 29 устанавливается единичный сигнал, который удерживает в нулевом состоянии распределитель 12-1. При этом, на выходе элемента НЕ 14 также формируется единичный сигнал, который устанавливает в нуль распределитель 12-2. На входах элемента 20 сравнения совпадают нулевые сигналы, поэтому на выходе элемента 20 сигнал не формируется и на управляющем входе Р/8 регистра 25 установлен нулевой сигнал.На выходе элемента НЕ 22 также сформирован единичный сигнал, который устанавливает в нуль счетчик 16 и триггер 18- в единичное состояние, Триггер.18 подготавливает к открыванию элемент И 24 и со своего инверсного выхода подает нулевой сигнал на один вход элемента 23 сравнения, на второй вход которого подается единичный сигнал с выхода элемента НЕ 14. На входах элемента 23 сигналы не совпадают, и на его выходе формируется единичный сигнал, устанавливающий в нулевое состояние триггер 15.Режим передачи информации в направлении с шин 6 на шины 5 задается управляющими сигналами; которые кодом синхронно поступают на входы 8-1, 8-2, 8-3 трех каналов. В этом. режиме в каждом канале выполняются следующие операции: запись параллельного кода байта информации с шин 6 в регистр 25; преобразование этого параллельного кода в последовательный путем его сдвигов с регистре 25, побитное сравнение этого кода с кодами других каналов и запись результирующего кода снова в регистр 25; выдача параллельного результирующего кода из регистра 25 на шины 5.Для выполнения этих операций на управляющие входы А/Е, Р/Я, А/В регистра 25 подаются комбинации соответствующих потенциальных сигналов, а именно набор 010 - для выполнения первой операции, набор 101 - второй операции, набор 100 - 5 третьей операции, Одновременно с управляющими сигналами параллельные коды информации также синхронно поступают на шины 6-1, 6-2, 6-3. В каждом канале управляющие сигналы через входы 8 поступают 10 на можоритарный элемейт 28, которыйсрабатывает при наличии хотя бы двух сигналов из трех, Сигнал с выходамажоритарного элемента 28 через элемент ИЛИ-НЕ 29 снимает сигналс входа сброса распре делителя 12-1 сдвига и подключает группу. входов коммутаторов 27 к управляющимвходам А/В, А/Е регистра 25. После снятия сигнала сброса распределителя 12-1 инверсные тактовые импульсы генератора 4 с вы хода элемента НЕ 13 обеспечивают в немзапись и сдвиг сигнала логической "1", кото- .рый постоянно подан на О-вход этого регистра.При этом, на первом выходе распреде лителя 12-1 формируется потенциальныйсигнал, который закрывает элемент НЕ 14 и формирует на выхОде элемента 20 сравне. ния единичный сигнал. Этот сигнал поступает на вход Р/Я регистра 25 и закрывает 30 элемент НЕ 21, который, в свою очередь,закрывает элемент И 24, При этом на входы А/В, А/Е регистра 25 через коммутатор 27 подаются нулевые сигналы.Таким образом, на управляющих входах 35 регистра 25 устанавливается код 010, разрешающий запись кода в регистр 25. Закрытый элемент НЕ 14 снимаетсигнал с входа: сброса в нуль регистра 12-2, который начинает сдвиг сигнала лог. 1 по фронтутактовых 40 импульсов генератора 4. Кроме того, послеподачи нулевого сигнала с выхода элемента .НЕ 14 на вход элемента 23 сравнения, на выходах последнего сигналы совпадают ина его выходе формируется нулевой сигнал, 45 разрешающий работу триггера 15.Триггер 15 работает в счетном режимеот инверсных тактовых импульсов элемента НЕ 13 и формирует на своем инверсном выходе отрицательные импульсы, поступа ющие на тактовый вход регистра 25 и регу-.лирующие заданный режим работы регистра 25, Первый импульс триггера 15 обеспечивает запись параллельного кода информации в регистр 25, После этого, по 55 фронту текущего тактового импульса генератора 4 формируется единичный сйгнал на первом выходе распределителя 12-2, который закрывает элемент НЕ 22 и тем самым снимает сигнал с входа сброса счетчика 16 и единичного входа триггера 18. Пофронту следующего тактового импульса этйх бит на выходе элемента 26 сравнения формируется единичный сигнал на втором формируется сигнал ошибки, который выдавыходе распределителя 12-2, который по- ется во внешнее устройство по выходу 9 дается на вход элемента 20 сравнения, Так канала.как у него совпадают единичные сигналы, 5 .Для стробирования сигналов ошибки во то на его выходе и, следовательно, на Р/8 внешнее устройство" также выдаются имвходе регистра 25 устанавливается нулевой пульсы сдвига через элемент НЕ 30.сигнал, Режим передачи информации в направЭтот сигнал через коммутатор 27 выда- лении с шин 5 на шины 6 задается управляется по выходу 10 канала во внешнее уст ющими сигналами, которые синхронно ройство и блокирует подачу им следующего поступают на входы 7-1, 7-2, 7-3 трех кана- байта информации на шины 6. При этом, на лов, В этомрежимевкаждом каналевыполвыходе элемента НЕ 21 формируется еди-. няются следующйеоперации. запись ничный сигнал, который открывает элемейт параллельного кода байта с шин 5 в регистр И 24, подготовленный триггером 18, и на 15 25; преобразовайие параллельного кода в входы А/В, А/Е регистра 25 через коммута- последовательный путем его сдвига в регитор 27 подаются единичные сигналы; стре 25; побитное сравнение этого кода сНа управляющих входах регистра 25 ус- кодами других каналов й запись результирутанавливается код 101, реализующий ре- ющего кодасновав регйстр 25; вывод пажим сдвига кода в регистре 25. Импульсы 20 раллельного результирующего кода из сдвига формируются триггером 15, который регистра 25 на шины 6.,подает их на тактовый вход регистра 25 и на Для выполнения этих операцийна упвход счетчика 16. равляющие входы А/Е, Р/Я, А/В регистраСдвигаемые биты кода с выхода регист подаются следующие коды: 111, 101, Сигра 25 подаются через информационный вы налы с входов 7 поступают на мажоритарход данного канала и соответствующие ный элемент 19-каждого канала, который входы других каналов на мажоритарйый срабатывает при наличии хотя бы двух сигэлемент 11. налов из трех сигналов, Сигнал с выходаТаким образом, в каждом канале на ма- мажоритарного элемента"19 через элемент жоритарном элементе 11 сравниваютсяби ИЛИ-НЕ 29, аналогично описанному выше ты кода всех трех каналов. При совпадениизапускает распределитель 12-1, 12-2. Кроме бит хотя бы двух каналов из трех на выходе того, этот сигнал йодается во второй управ- мажоритарного элемента 11 формируется ляющий вход коммутатора 27 и подключает соответствующее значение бита кода, кото- его группу входов куправляющим входам рое записывается текущим импульсом сдви А/В, А/Е регистра 25, на которые постоянга в регистр 25. После сдвига всех бит кода но поступают сигналы уровня "лог. 1", 8 в.регистре 25 вновь записан параллельный дальнейшем устройство работает аналокод, совпадающий с аналогичными кодами гично описанному выше. Единичный сигпо большинству каналов в двух из трех). нал с выхода элемента 20 сравнения Число импульсов сдвига равно числу бит в 40 обеспечивает подачу кода 111 на уйравляюбайте параллельного кода, записанногощие входы регистра 25 и запись кода с шин ранее в регистре 25. Это число подсчитыва в регистр 25.ется счетчиком 16 и декодируется дешифра- Далее на выходе элемента 20 сравнения тором 17, на инверсном выходе которого формируется нулевой сигнал, на управляю- формируется нулевой сигнал, Это сигнал по щих входах регистра 25 устанавливается дается на О-вход триггера 18, и текущий код 101, производитсясдвигинформационтактовый импульс генератора 4 устанавли- ного кода, сравнение его бит и запись реваеттриггер 18 в нулевое положение. зультирующих бит снова в регистр 25, ПриТриггер 18 сигйалом со своего инверс- этом, триггер 18 остается в единичном соного выхода через элемент 23 сравнения 50 стоянии и нулевой сигнал с его инверсного сбрасывает в нуль триггер 15, а сигналом со выхода поступает через коммутатор 27, высвоего прямого выхода закрывает элемент ход 10 канала во внешнее устройство и за- И 24. При этом, на управляющих входах прещает прием информации с шин б, регистра 25 устанавливается код 100, соот- По окончании контроля кода триггер 18 ветствующий выдаче параллельного кода из 55 устанавливается в нулевое состояние, на регистра 25 на шины 5. выход 10 подается единичный сигнал, котоВ процессе сдвига кода в регистре 25 рыйразрешаетвнешнемуустройству прием его биты непрерывно сравниваются с бита- кода с шин 6, При этом управляющий код ми мажоритарного элемента 11 с помощью 101.на управляющих входах регистра 25 элемента 26 сравнения. При несовпадении обеспечивает вывод информационного кодана шины В при отключенных шинах А регистра 25.После приема кода внешнее устройство сбрасывает управляющие сигналы с входов 7 или 8 устройства. При этом на выходе 5 элемента ИЛИ-НЕ 29 формируется единичный сигнал, и устройство возвращается в исходное состояние. Формула изобретения 10 Устройство для двунаправленной передачи информации, содержащее генератор тактовых импульсов и первый кайал, содержащий счетчик, разрядныевыходы которого соединены с информационными входами 15дешифратором, инверсный выход которого соединен с информационным входом первого триггера, второй триггер, коммутатор,.первый выход которого является выходом признака блокировки канала, о т л и ч а ю щ 20 е е с я тем, что, с целью повышения достоверности передачи данных в двух материалах, в него введены два канала, ав каждый канал - два распределителя импульсов, ре- .гистр, три мажоритарных элемента, три эле мента сравнения, два элемента И, элементИЛИ-НЕ, четыре элемента НЕ, причем в каждом канале информационные входы-выходы регистра являются соответствующими информационными входами-выходами ка нала, тактовый вход каждого канала соедикен с тактовым входом первого триггера, тактовым входом первого распределителя . импульсов и через первый элемент НЕ - с тактовым входом второго триггера и такто вым входом второго распределителя импульсов, информационные входы двух распределителей импульсов соединены с шиной логической единицы какала, первый вход первого распределителя импульсов со единен с первым вхОдом первого элемента сравнения и через второй элемент НЕ - с первым входом второго элемента сравнения и входом сброса в "0" первого распределителя, второй выход которого соединен 45 с первым входом первого элемента И, выход которого является выходом строба соответствующего канала, второй вход первого элемента И соединен с тактовыми входами регистра, счетчика, информационным вхо дом и инверсным выходом второго триггера, вход сброса которого соединен с выходом "Равно"второго элемента, . сравнения, второйвход которого соединен с первым входом первой группы информационных 55 входов коммутатора и инверсным выходом первого триггера, прямой выход которого соединен с первым входом второго элемента И, выход которого соединен с первым входом второй группы информационных входов коммутатора, первый выход второго распределителя импульсов соединен через третий элемент НЕ с входом сброса счетчика и входом установки первого триггера, второй выход второго распределителя импульсов соединен с вторым входом первого элемента сравнения, выход "Равно" которого соединен с входом управления последовательного ввода регистра, вторым входом второй группы информационных входов коммутатора и через четвертый элемент НЕ - с вторым входом второго элемента И и третьим входом второй группы информационных входов коммутатора, второй и третий входы первой группы информационных входов которого соединены с шиной логической единицы канала, второй и третий выходы коммутатора соединены соответственно с первым и вторым разрядами входа управления параллельного синхронно-асийхронного ввода регистра, выход последовательной информации которого является одноименным выходом соответствующего канала и соединен с первым входом третьего элемента сравнения и первым входом первого мажоритарного элемента, второй и третий входы которого образуют вход последовательной. информации соответствующего канала, выход первого мажоритарного элемейта соединен с входом последовательной информации регистра и вторым входом третьего элемента сравнения, выход "Равно" которого является выходом сигнала ошибки соответствующего канала, первый, второй и третий разряды управляющего входа прямой передачи соответствующего канала соединены соответственно с первым, вторым и третьим входами второго мажоритарйого элемента; первый, второй и третий разряды входа обратной передачйсоответствующего канала соединены соответственно с первым, вторым и третьим входами третьегб мажоритарного элемента, выходы второго и третьего мажоритарных элементов соединены соответственно с первым и вторым управляющими входами коммутатора и первым и вторым входами элемента ИЛИ-НЕ, выход которого соединен с входом сброса второго распределителя импульсов, выход. последовательной информации первого канала соединен с первыми входами последовательной информации второго и третьего каналов, выход последовательной информации второго канала - с первым входом последовательной информации первого канала и вторымвходом последовательной информации третьего канала, выход последовательной информации третьего канала соединен с вторыми входа1784987 10 9.2 ми последовательной информации первого и второго каналов, первый управляющий вход прямой передачи первого канала соединен с вторыми управляющими входамипрямой передачи второго и третьего кана лов, первый управляющий вход прямой передачи второго канала соединен с вторым управляющим входом прямой передачи первого канала и третьим управляющим входом прямой передачи третьего канала, 10 первый управляющий вход прямой передачи третьего канала соединен с третьими управляющими входами прямой передачи первого и второго каналов, первый управляющий вход обратной передачи первого ка нала соединен с вторыми управляющими входами обратной передачи второго и третьего каналов, первый управляющий вход обратной передачи второго канала соединен с вторым управляющим входом обратной передачи первого канала и третьим управляющим входом обратйой передачи третьего канала, первый управляющий вход обратной передачи третьего канала соединен с третьими управляющими входами обратной передачи первого и второго каналов, а первый, второй и третий выходы генератора тактовых импульсов соединены соответственно с тактовыми вхсдами трех каналов, 17849371784987 Ю ф с, фф йс ос Составитель А, Сиротскаяедактор Н. Коляда Техред М,Моргейтал Корректор М рецм водственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 каз 4366 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 45