Система передачи дискретной информации

СОЮЗ СОВЕТСКИХСОЦИДЛИСТИЧЕСКИХРЕСПУБЛИК ЯО Н 04 Ь 7/ РСТВЕККЫЙ КОМИТЕТ СССР М ИЗОБРЕТЕНИЙ И ОТКРЫТ ГО П ОПИСАНИЕ ИЗОБРЕТЕН ИЫ,1; электровышение одержит актовых Система сег-р 1 т2, Ки 47 Я-триггеры адреса, мульдвига, блок ва, дешифрадифровой атель 11 имкомпаратор 10пульсов, а нагенератор 12 в13 тактовых им ормироемной о роне - рено гнала, г-р ультиплекс льсов,СКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРВ 896778, кл. Н 04 Ь 7/10, 1980.Авторское свидетельство СССРУ 13257 19, кл. Н 04 Ь 7/10, 1985,1406806 ры 1"- и 2:регистры 1:ь и 8 сдвига, эл-т И 17 счетчики 18, 25 и 31 игп 1 у.".ь ОВ. Б,8-триггеэьг 19 и 23ЦЛй 2 С к 21 блок:становки 2 адреса, дешифратор 27 окончания передачи икформации,. блок сумматоров изобретение относится к электросвязи и может быть использовано всистемах сеансной передачи дискре гнойинформации,Гель изобретения - повышение помехоустойчивости,На чертеже представлена структурная электрическая схема системы передачи дискретной информации: 1 цСистема передачи дискретной ин -формации содержит на передающей стороне генератор 1 тактовых импульсов,элемент ИЛИ 2, КБ-триггер 3, блок 4установки адреса, дополнительный РБ;,Ч 1 г О г. 1, гчг-,Ригц"ко Огг 1 ОЬ Гкф 11, ";гв,:,". бК ; г"Л,Хгг; ТО 1 .В - :о Гт" 1 Ю ГП а, ВГ 1 ШИРЯ" Г" ; г 17 ПЕ В"Р Х ОГ И"и г ггяс э . г сс ,па 1" тг1щрсгиЪ"уОпугвег 1 В -,1 рв" г. ,;утгьп "г; те.:,ггг 1 аей, де.,г.т.атов 27 гкопчзния пе"чд эг:Т ег г 1 г;.,:; ,Ч Стг;йатопо)-. По ГгГ.Ц, гполнит.",льны:" -гетчик 3импульсов е4 1гПг . ь,ског Р.,"га Г 1 УЭУ"/ 3 Н 1это весмогря на наличке сиг;.лов о г ге.,ератора 1 на тактовом В:де регистра,запись и сцвкг си; 2 и сумматор 30 по моду,гпо;ггва. Гель достигается за счет обеспечения Возможности генерирования К-последовательности с циклическими сдвигами для адресной передачи дискретной инФормации. 1 ил. лов в нем не происходят. Все разряды регистра 7 находятся в нулевом состоянии, что обеспечивает сигнал уровня "1 на вьходе дешифратора 9 и, следовательно, включение по входу управления режимом записи регистра 7 в режим параллельной записи информации. Сигналами дополнительного 8.8- триггера 5 переключения режимов передачи включаются каналы Х - Х мультиплексора 6, что обеспечивает подключ"ние к входу канала 32 связи младшего разряда первых информационных входов мультиплексора 6 и к входу :,ослецовательной записи регистра 7 скот;.,етствующего выхода блока 8 сумматоров и по;ачу на Входы параллельной записи регистра; к первые информационные входы цифрового компаратара ,:С сигналов с выходов блока 4 установки адреса, Гри этом сигнал ПОЯВИВШИЙСЯ Нга ВЫХОДЕ ЦифРОВОГО КОМ- паратОра 1соотзетстВуе г ПО следне му элементу К-последовательности, формируемо. По тактовым импульСам от генератора 1 регистром 7 и бло= ком 8 сумматоров.Ярк поступт.енкк сигнала уровняна 8"Вход ЙБ"тркгерапосле ," ний переходит в другое состояние 8 ре,-;",г тп 7 произв вгя пг г -г пггг ь лгг 1 .гаггСИГНЯЛ .г ,ВНЯд; - ;ифратор,-.; .;с гггзает к, как г.,ЯСЦСТВКЕ ЭтоГО, РЕ;" .-В / Пат, ВО" ИтВ РЕжич .г:СПЕДОВЯТЕГЬНОИ З:ПИСКГГ: ти иется Г:ИГ 5 жиГс , геисрироилии 5 51-иослеДГ,ИтеьнОсти с цггклифс.(.кии сд 55 иГами что обссиечивает ;цгресную передачу дискретной информации. Горми 15 Гэваиие и передача элементог 5 Г 1 ИсЗедо 5 асиности,ц 5 ятся до момента совпадения сигналов на вторых и первых информационных входах цифрового компаратора 10 на последнем элементе М-последовательности,Формирователь 11 обеспечивает выделение спада импульса, поступающего на его вход от цифрового компаратора 10 после Формирования и передачи всех элементов М-последовательности. Под действием сигнала с выхода формирователя 11 КБ-триггер 5 включает каналы У и отключает каналы Х мультиплексора 6, что обеспечивает режим передачи информации, а регистр 7 обнуляется, что обеспечивает установку режима параллельной записи. Сигнал Формирователя 11 по длительности значительно меньше тактового интервала генератора 1, поэтому следующий импульс от генератора 1 производит запись в разряды регистра сигналов, поступающих через каналы У мультиплексора 6.30После записи сигналов в регистр 7 он переходит в режим формирования М-последовательности с начальных условий, определяемых значениями сигналов передаваемой информации, За счет включения каналов У мультиплексора 6 происходит подключение к входу последовательной записи регистра 7, входу канала 32 связи и дополнительному первому информационному входу (который является входом младшего разряда для первых информационных входов) цифрового компаратора 10 соответствующего выхода блока 8 сумматоров. Благодаря этому передача информации производится за счет циклических сдвигов второй, отличной от первой М-последовательности (что обеспечивает дополнительное повышение помехоустойчивости). Передача второй М-последовательности длится также до тех пор, пока на первых и вторых информационных входах цифрового компаратора 10 не установится равенство сигналов, которое произойдет как и в описанном случае передачи первой М-последовательности, только иа 15 оследнем элементе Г 1-г 5 оследовате 5 ьнГстг. 1 осле передачи второй М-последовательности Формирователь 11 Формирует сигнал5 и кГ 5 тГ 1 рому иа информационном входе системы передачи дискретной информации устанавливается новое значение сигналов передаваемой информации, по которым устанавливается новое значение начального состояния регистра 7, что обеспечивает передачу М-последовательности второго нида с новым циклическим сдвигом. При отсутствии передаваемой информации по сигналу (" Запрос информации на передачу ) формирователя 11 на третьих информационных входах мультиплексора 6 устанавливается комбинация окончания передачи информации, после передачи которой на вход Конец передачи инФормации" системы передачи дискретной информации поступает кратковременный сигнал, который устаналивает КБ-триггер 3 в исходное состояние, Установка КБ в тригге 3 в исходное состояние приводит к появлению на его инверсном выходе сигнала уровня "1", который устанавливает исходное состояние на передающей стороне и прекращает передачу.При возобновлении передачи процессы протекают в описанном порядке.Прием информации в системе передачи дискретной информации происходит следующим образом. В исходном состоянии па приемной стороне первый 19 и второй 23 КБ-триггеры на своих инверсных выходах имеют сигнал уровня "1", Этот сигнал с инверсного выхода первого КБ в тригге 10 устанавливает и удерживает в нулевом состоянии по К-входам первый счетчик 18 и второй регистр 16. Сигнал с инверсного выхода второго КБ в тригге 23 устанавливает и удерживает в нулевом состоянии второй счетчик 25 и включает канагп Х второго мультиплексора 24, через которые осуществляется соответственно подключение информационных входов параллельной записи третьего регистра 28 к соответствующим выходам блока 22 установки адреса, подключение входа последовательной записи третьего регистра 28 и второго входа сумматора 30 к первому выходу блока 29 сумматоров, а также подключение первого входа сумматора 30 к выходу последнего разряда первого регистра 15.Поступающие с канала 32 связи переданные сигналы поступают на Г 5 егене 1(Пт 80 1,.я 1 тркО 1 Орт и ре 1 ттир1 х уИ С П О.1 Ь;3 У и Т Я К Т О т 3 Ь 1 Е ИМ и тпЬ С Ы 1 Е Н Е Б Я -то я 13 с частотой следования Выше т :.Стпе 15 ОНЯМБются зд 1;исаЕнымт в е зня чнц битов принятой 1", в :-оследсвяте:.ьОстт 1, На каждом бите ттрицкмаемой М-птз следов ате 3 тьн От к тро;- водится запись в разряды третьего Оегистря 28 сигналов начальных условий здаваемых блоком 22 уттановки адреса, Для обеспечени. Приема нц- фОрМгцИЕ НЕЕ НХО-.кмя Н "г НТИЧНОСТЬ Нд-.;альных утОвкзадаваемых блок е 3 мии 22 установки адреса, Запись нячалье 1 ых условий Б ". р .ткй регкс. р 28 СбЕСПЕтИВаЕТСЕ 1 ПОдЯЧЕЙ ГИГцд;1 О 13 С Б ых О д О В ОО к я 2. у с т я 11 О Б к и я д р е с т 1 тегез сооте 3 етстВующе е канаы Х ь ро-" го мультиплексора 23 на. Входы рд-рядов третьеГО 1 эегистОя т 8 ут:тяп.Ее" ЛИП БЕЛОГО НЯ дл 1 Тэ,тЬЧОт. т Ь ЯКТЯ ГЕ" ряторя 1. Б рехим це 3 рлельцОИ запив СИ, ПУТЕМ ПОДЯтИ СИГНЯЛЯ С ВЫХОДЯ ре. ецеряторя 12;:д Вход управ:ение режт 3 мом з.пис, регистра 28. Таким Образом, ца каждом бисе М-постеттсв - 5 те;.ьцости Обеспечивается о,Поврем:1- цяя запись в первыи регистр 15 з" чецпя бита принмаемой ттос.гедователь -35 5." ЧЯс ГОТЬт СЛЕдОВаНИя ИМПУЛЬСОВ ГЕ 11 Ератора 1 передающей стороны Н 3 крайней мере в чксло элементов составляющих одну М-последовательность. раз, Ре - ГенерирОВЯнные сиГнЯлы ГОступа:т;т с информационного Выхода регенератора 12 на вход канала У первого мультиплексора 14.Значения каждого элемента (бита, принимаемой последовательности записываются в первый регистр 15, что15 Осуществляется за счет включения ка. - нала У первого мультиплексора 14по сигналу с тактового Выхода регецераторя 12, подаваемому ня управляющий вход . Первого мультиплексора 14. Длительность зтого подключения составляет один период синала генератора 13, В течение остатЕЬНБх тактов, приходящихся на бит принимаемой последовательности вход после 25 довательной записи первого регистра 15 подключается через канал У первого мультиплексора 14 к собстенному выходу последнего разряда. Число разрядов регистра 28 равно числу злеменЗО тов М-последовательнос ь.":Ости, т тре."ий ре Г 1 Стр 28 кттмбиц,1 ци 11 цтч 3 льцьх (11 эесц 1 х) утт.3 Оний иобцулеце доно 3 ците;Еьцого счетчика11ГО/ 1 ейст 13 ием Остальных тактовыхимпульсов тецеряторя 13, поступ 31 ЕихЯЕт дгц 3 те,птцтость бита, В первом ре -пист.,с 15 произ 13 одится сдвиг с пере 3 апис ью инфо тмапииГ 1 ри этом с В т 1 ходдпоследнего ряз .Нда первого регистра15 значения записанных бктов М-последовательности поступают :,ерез соответствующий канал Х второго мультиплексора 24 на сумматор 30. 11 од действием тех же импульсов третий регистр 28 обеспечквает формирование элементов эталонной М-последовательности, идентичной переданной.Биты эталонной М-последовательности поступают на су:Ематор 30 для сравнения с битами принимаемой к записанной в первый регистр 15 М - после - довательности. При совпадении значений сравниваемых приним емой и эта.- лонной М-последовательностей и сдвиге элементов принятой М-последовательности число, записанное в дополнительном счетчике 31, получается равным числу совпадений элемее гов принятой и эталонной М-последовательностей. Если приняты Бсе биты переданной М- последовательно;Зи и имеет местоихОпутимое ис яжение, то на. Последнем такте М в последовательнос гри проводени сравнения д., о,нительный счетчик 31 Ф рмирует сигнал, который поступает на 8-вход второго ВБ-триггера 23 и осуществляет его переклочецие. Выходные сигналы второго В.В- триггера 23 разрешают работу Второго счетчика 25 и Включают соответствую- ЩИЕ КЯНаЛЫ У ВТОРОГО МУЛЬтКПЛЕКСОРа 24, через которые входы разрядов тре- тьеГО реГистра 28 подттлючяются к со -Ответствующим Выходам .аз рядов 1:ББО - го счетчика 18, инфор:1 ационнытй Вход последовательной записи тгетьегс регкстра 28 и Второй вхог суммзтора 30 Псдх Ю-Ю;Ся К Бто:,:Ому ВЫХСгу бЛОКа 29 сумматоров, первый Вход су:иТора 30 подк;Ючяетгя к выходу послед;Зего РЯЗРЯтп,3- :Р О РЕГИСтРЯ 611331 1 т ВЫХОДЕ Второ по СЧЕТЧИКЯ т,онвЬЕ". СЯ ЧСРЕЗ ПЕ тзио, ."ОС тЕI 1406 с Вьхада первого К 8-три 1 Гера 19 разрешают работу первого с 1 ет 1 цка 18, второго ре истра 16 и прохождение сигналов через элемент И 12, Ва Второй регистр 16 осуществляется запись5 информации, накопленной В первом регистре 15 за интервал работы второго счетчика 25. Первый счетчик 18 при работе осуществляет счет сигналов с тактового выхода регенератора 12, которые устанавливают третий регистр 28 в режим параллельной записи.Запись сигналов с выхода разрядов первого счетчика 18 производится за15 один такт от генератора 13, а затем осуществляется Формирование элементов второй М-последовательцости с записанных сигналов начальных условий. Формирование второй М-последователь 20 ности, идентичной передаваемой, обеспечивается соответствующим выходным сигналом блока 29 сумматоров, идентичного. блоку 8 сумматоров передающей стороны, Лоска 1 ьку на каждом такте сигналы на выходах разрядов первого счетчика 18 изменяются, та изменяются и начальные условия, с которых формируется М-последовательность, от такта к такту (от бита к биту), Фор 30 мирование элементов М-последовательности: оправождается сравнением в сумматоре 30 их зна 1 ений со значениями элементов принятой и заисаннсй во второй регистр 16 М-последователь - ности. При совпадении установленного 35 числа элементов последовательностей дополнительный счетчик 31 успевает за битовый интервал переполниться от так говых импульсов генератора 13,Этот сигнал свидетельствует о том, что принятая и записанная во второй регистр 16 М в последовательнос на лев редающей стороне формировалась с идентичных начальных условий установленным первым счетчиком 18 для данкой проверки. Сигнал с выхода дополнительного счетчика 31 поступает через элемент И 17 на выход "Разрешение получения информации системы передачи дискретнойинформации, на первой 50 вход второго элемента ИЛИ 21 и на управляющий вход блока 26 ключей.Сигналы с выходов разрядов перво - го счетчика 18 через соответствующие каналы Х второго мультиплексора 24 55 и блок 26 ключей поступает на инфор 11 с циснные Выходы системы передачидискретной информации, С вьгхода второго элемента 1 ПИ 21 сигнал поступает ца К-вход первого Б 8-триггера 10и устанавливает его В исходное состояние, устанавливая ц удерживая висходном состоянии первый счетчик 18и второй регистр 16. После окончанияпериода очередной М-последовательности появляется сигнал ца выходе второго счетчика 25 и описанные процессыпроверок повторяются. Если при приеме имели место ошибки в элементах Мпоследовательности выше установленнойнормы, то первый счетчик 18 за периодМ-последовательности не обнуляетсяи переполняется. Сигнал переполнениячерез первый 20 и второй 11 элементыИЛИ устанавливает первый 19 и второй23 К 8-триггеры в исходное состояние,что вызывает установку всей приемнойстороны в исходное состояние. Окончание приема инФормации при наличииприема всех М-последовательностейпроизводится путем дешифрации комбинации окончания передачи информациидешифратором 2/ и установки его сигналом первого 19 и второго 23 КБтриггеров в исходное состояние черезпервый элемент ИЛИ 20,Формула изобретения Система передачи дискретной информации, содержащая на передающей стороне последовательно соединенные регистр сцвига и циФровой компаратор, а также генератор тактовых импульсов, КБ-триггер и элемент ИЛИ, на приемной стороне - последовательно соединенные генератор тактовых импульсов, регенератар входного сигнала, первый счетчик импульсов и первый элемент ИЛИ, второй счетчик импульсов, тактовый вход которого подключен к тактовому выходу регецератора входного сигнала, последовательно соединенные элемент И, блок ключей и дешифратор комбинации окончания передачи информации, выход которого подсоединен к второму входу первого элемента ИЛИ, а также первый ВБ-триггер, инверсный выход которого подсоединен к установочному входу первого счетчика импульсов, второй К 8-триггер и второй элемент ИЛИ, причем выход элемента И и выходы блока ключей являются соответственно Выходом ВРазрешение на получение информации и информационными выходами системы, о т л и ч а1111 81 11ю щ а я с я тем, что, с 1 О)1),1 ппения помехоустойчивости, а 1 ер - ,1111)1 О 1 стороне введены после,цовательио соединенные блок сумматоров по5модулю два и мультиплексср, а также блок установки адреса, выходы которого подсоединены к вторым информационным входам мультиплексора, дешифратора нулевой комбинации, входы и выход которого подключены соответственно к соответствующим выходам регистра сдвига и входу управления режимом записи регистра сдвига, дополнительный КБ-триггер, прямой и инверсный выходы которого подсоединенык соответствующим управляющим входам (мультиплексора, формирователь импульсов, вход и выход которого подключены соответственно к выходу цифрово- )Ого компаратора и объединенным Б-входу дополнительного КБ-триггера и первому входу элемента ИЛИ, при этомвторой вход элемента ИЛИ объединенс К-входом дополнительного КБ-тригге 1ра и подключен к инверсному выходуКБ-триггера, выходы элемента ИЛИи генератора тактовых импульсов подсоединены соответственно к установочному и тактовому входам регистрасдвига, информационный вход последовательной записи которого объединенс дополнительным первым информационным входом цифрового компаратора иподключен к первому выходу мультиплексора, вторые выходы которого подсоединены к соответствующим информационным входам параллельной записирегистра сдвига и вторым информационным входам цифрового компаратора, вы Оходы регистра сдвига подсоединены ксоответствующим входам блока сумматоров по модулю два, причем Б-вход дополнительного КБ-триггера, Б-входи К-вход КБ-триггера третьи информаЭ45ционные входы и первый выход мультиплексора являются соответственновходом Запрос информации на передачу , входом Начало передачи , входомКонец передачи информации", информационным входом и канальным выходомсистемы, на приемной стороне введеныпоследовательно соединенные первыймультиплексор, первый и,зторой регистры сдвига, тактовые входы которых подключены к выходу генератора 5)тактовых импульсов, последовательносоединенные второй мультиплексор,третий регистр сдвига и блок сумма 11)1 в 111 м 1);Улю )Ра 1 О)Иый и тОРГ)йи ЫХ ОДК О Т 11 1) О 10 11 )СЕ Д И И Е 11 Ы К ГКО Тветствук)11 и 1 Ге)вьЗм и 1(ЬОрмапио 1 нымвходам второго мультиплексора, последовательно соединенные сумматор помодулю два и дополнительный счетчикимпуьсов, тактовый вход и выход которого подключены соответственно квыходу генератора тактовых имПульсови объединенным Б-входу второго КБтриггера и первому входу элемента И,при этом вход управления режимом записи второго регистра сдвига объединен с Б-входом первого КБ-триггераи подключен к выходу второго счетчикаимпульсов, установочный вход которого объединен с первым управляющимвходом второго мультиплексора и подключен к инверсному выходу второгоКБ-триггера, прямой выход которогоподсоединен к второму управляющемувходу второго мультиплексора, установочный вход второго регистра сдвига подключен к инверсному выходупервого КБ в тригге, К-вход и прямойвыход которого подключены соответственно к выходу второго элемента ИЛИи второму входу элемента И, выходвторого регистра сдвига и дополнительный выход первого регистра сдвига подсоединены соответственно к информационному входу последовательнойзаписи второго регистра сдвига и первому информационному входу первогомультиплексора, второй информационный и управляющие входы которого падключены соответственно к информационному и тактовому выходам регенератора входного сигнала, дополнительныйвыход первого регистра сдвига и выход второго регистра сдвига подсоединены к соответствующим вторым информационным входам второго мультиплексора, третьи и четвертые информационные входы которого подключены соответственно к соответствующим выходамблока установки адреса и соответствующим выходам разрядов перзого счетчика импульсов, выходы блока ключейподключены к соответствующим выходамвторого мультиплексора, первый и второй дополнительные выходы которогоподсоединены соответственно к первому входу сумматора по модулю два иобъединенным информационному входупоследовательОй записи третьего регистра сдвига и второму входу сумматора по модулю два, выход элемента1 06806 Составитель В.ОрловТехред М,Дидык Корректор А.Тяско Редактор А.Огар Заказ 3209/55 Тираж 660 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Б, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4. И подсоединен к первому входу второго элемента ИЛИ, второй вход которого объединен с К-входом второго К 5 триггера и подключен к выходу первого элемента ИЛИ, тактовый выходрегенератора входного сигнала подсоединен к входу управления режимом записи третьего регистра сдвига и установочному входу дополнительного счетчика импульсов, тактовый вход5 которого подключен к выходу генератора тактовых импульсов.