Устройство для контроля цифровых блоков

союз советскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЕНИЯ К АВТОРСКОМУ ЕТЕЛЬСТ(л ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР АНИЕ ИЗО(71) Хмельницкий технологический институт бытового обслуживания(56) Авторское свидетельство СССР ЬЬ 1260884, кл. 6 01 й 31/318, 1985.Авторское свидетельство СССР М 1318945, кл, 0 01 В 31/318, 1984, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФ РОВЫХ БЛОКОВ(57) Изобретение относится к контрольноизмерительной технике и может быть использовано для автоматизированного контроля цифровых блоков, включающих в себя большие интегральные схемы, Целью изобретения является повышение быстродействия устройства и достоверности контроля, Устройство содержит дешифратор 1, входной регистр 2, шину 3 адреса, шину 4 данныхшину 5 управления, клеммы для подключения рбъекта 6 контроля, управляю 5 О., 1691793 А51)5 6 01 В 31/318 щие входы 7 объекта контроля, входы 8 данных объекта контроля, блок 9 памяти тестовых воздействий, блок 10 формирования задержек сигналов тестовых воздействий, блок 11 формирования длительностей сигналов тестовых воздействий, многоконтактный зонд 12 типа клипса, выходной регистр 13, цепь 14 задержки с соответствующими связями. Введение входного регистра 2, блока 9 памяти тестовых воздействий, блока 10 формирования задержек сигналов тестовых воздействий, блока 11 формирования длительностейсигналов тестовых воздействий, многоконтактного зонда 12, выходного регистра 13 и цепи задержки 14 с соответствующими связями обеспечивает достижение поставленной цели за счет возможности одновременной подачи входных.воздействий на объект контроля при помощи двух видов контактирующих приспособлений в различных точках объекта контроля и однозначного определения номера отказавшей микросхемы объекта контроля. 3 з,п, ф-лы, 5 илИзобретение относится к контрольноизмерительной технике и может быть использовано для автоматизированного контроля цифровых блоков, включающих в себя большие интегральные схемы.Цель изобретения - повышение быстро действия устройства за счет воэможности одновременной подачи входных воздействий на объект контроля при помощи двух видов контактирующих приспособлений в различных точках объекта контроля и достоверности контроля за счет возможности однозначного определения номера отказавшей микросхемы объекта контроля,На фиг. 1 приведена блок-схема предложенного устройства; на фиг, 2 - то же, блокапамяти тестовых воздействий; на фиг. 3 -то же, блока фбрмирования задержек сигналов тестовых воздействий; на фиг, 4 - то же,блока формирования длительностей сигналов тестовых воздействий; на фиг. 5 - фрагмент объекта контроля,Устройство (фиг, 1) содержит дешифратор 1,входной регистр 2, шину 3 адреса,шину 4 данных, шину 5 управления,.клеммыдля подключения объекта 6 контроля, управляющие входы 7 данных объекта контроля,, входы 8 данных объекта контроля, блок 9памяти тестовых воздействий, блок 10 формирования задержек сигналов тестовыхвоздействий, блок 11 формирования дли, тельностей сигналов тестовых воздействий,многоконтактный зонд 12 типа "клипса", вы ходной регистр 13, цепь 14 задержки с соответствующими связями.Блок памяти тестовых воздействий(фиг.2) содержит блок 15 согласования, реги"тр16, дешифратор 17, накопители 18,1-18.п,первые шинные формирователи 19.1-19.п,вторые шинные формирователи 20.1-20.п,элементы 2 И-НЕ 21,1-21,п, элементы 2 И22.1-22.п с соответствующими связями,.Блок формирования задержек сигналовтестовых воздействий (фиг, 3) содержитвходной регистр 23, дешифратор 24, регистры 2 Ц.1-25,п, дешифраторы 26.1-26.п, программируемые цепи 27.1-27,п задержексигналов, состоящие из резисторов 28.128.п и конденсаторов 29,1-29,п, входы 30.130,п с соответствующими связями,Блок формирования длительностей сигналов тестовых воздействий (фиг. 4) содержит одновибраторы 31.1-31.п, входы32,1-32,п запуска одновибраторов, входы33.1-33,п сброса одновибраторов, программируемые цепи 34.1-34.п задержек, состоящие из резисторов 35.1-35, п иконденсаторов 36,1-36.п, дешифраторы37.1-37,п, входной регистр 38, дешифратор 39, регистры 40.1-40.п с соответствующимисвязями.Объект контроля (фиг, 5) содержит большую интегральную схему (БИС) 41, цифро 5 вые интегральные схемы (ИС) 42.1-42,лмалой и средней степени интеграции с соответствующими связями.Устройство контроля цифровых микропроцессорных блоков (фиг, 1) работает сле 10 дующим образомЭВМ выставляет адрес входного регистра 2 на шине 3 адреса и сигнал с дешифратора 1 разрешает запись тестовойинформации, выставленной на шине 4 дан 15 ных, по сигналу записи, выставленному нашине 5 управления, во входной регистр 2.Тестовые воздЕйствия по управляющимвходам 7 и входам 8 данных с выходов входного регистра 2 подаются на объект 6 диаг 20 ностирования. Ответные реакции посигналу записи, задержайному цепью 14 задержки, записываются в выходной регистр13. Выходы выходного регистра 13 в этовремя отключены в высокоимпедансное со 25 стояние, По следующей команде из ЭВМвыставляется адрес выходного. регистра 13и дешифратор 1 разрешает считывание информации из него, Считанная информациясравнивается в ЭВМ с эталонной и по ре 30 зультату сравнения судят об исправностиобъекта 6 контроля. В случае неисправностипоследнего уточняют место неисправности.контролируя отдельные компоненты объекта 6 контроля,.в первую очередь БИС,35 Далее устройство работает следующимобразом,Во входной регистр 2 описанным способом записывают тестовые воздействия дляотключения БИС 41 и ИС 42.1-42.п (фиг. 5),40 непосредственно связанных своими выходами с входами БИС 41 в высокоимпедансное состояние или установки на входах БИС41 уровней "1", Затем ЭВМ выставляет адрес блока 9 по шине 3 адреса, который де 45 шифруется дешифратором 1, а адрес ячейкипамяти в блоке 9 по шине 3 адреса. Записываются через шину 4 данных тестовые воздействия для дальнейшей их подачи на БИС41 объекта б контроля, которые далее посту 50 пают иэ блока 9 в блок 10 формированиязадержек сигналов тестовых воздействий. аиз блока 10 - в блок 11 формирования длительностей сигналов тестовых воздействий идалее через многоконтактный зонд 12 - на55 входы БИС 41 объекта 6 контроля. Данные овеличинах длительностей и задержек сигналов тестовых воздействий эаписывастся вблоки 10 и 11 из ЗВМ по шине 4 данныхсигналом записи, подаваемого по шине. 5управления,5 10 15 20 25 30 35 40 45 50 Далее ответные реакции с БИС 41 объекта 6 контроля поступают через многоконтактный зонд 12 сначала в блок 9 памяти, а. затем ЭВМ считывает их из блока 9 памяти. По результату сравнения в ЭВМ ответных реакций, снятых с выходов БИС 41 объекта 6 контроля, с эталонными реакциями судят об исправности БИС 41 объекта 6 контроля. Описанной методикой определяется исправность и других ИС объекта 6 контроля.Блок 9 памяти (фиг, 2) работает следующим образом.Из ЭВМ выставляется адрес блока 9 и по сигналу из дешифратора 1 адреса разрешается выбор кристалла блока 15 согласования, Подачей информации из ЭВМ по шине 3 адреса, шине 4 данных и шине 5 управления блок 15 согласования программируется в режим для записи информации в каналы А, В, С, Сигналом с канала С блока 15 согласования регистр 16 настраивается на запись. Сигналы с выходов этого регистра устанавливают режим работы (запись или чтение) накопителей 18,1-18.п блока 9 памяти.Запись информации из ЭВМ посредством блока 15 согласования производится следующим образом,В канале В блока 15 устанавливается адрес ячейки памяти, в которую необходимо записывать информацию, и сигналы с выходов канала В блока 15 устанавливают на адресных входах накопителей 18,1-18.п адрес. С помощью логических уровней, установленных на выходах регистра 16,задается режим записи для накопителей 18,1-18.п. Информация, поданная на входы дешифратора 17, настраивает его на подачу активного сигнала с его выхода на вход выбора кристилла того из накопителей 18,118.п, в который необходимо записать информацию. Данные, которые необходимо записать в адресованную ячейку памяти избранного накопителя, записываются в канал А блока 15 согласования и поступают из .него на входы В избранного идентично накопителю 18. сигналам из дешифратора 17, который проходит через элемент 2 И 22., элемент 2 И-НЕ 21. первого шинного формирователя 19., Сигналом из регистра 16, который настраивает накопитель 18. на запись, первый шинный формирователь 19. настраивается на передачу информации из канала В в канал С и информация, таким образом, из канала А блока 15 поступает на входы данных накопителя 18и записывается в адресуемую ячейку, Чтение информации из накопителей 18,1-18.п в ЭВМ проиэвЬдится идентичным образом, с тем отличием, что на входе записи/чтения -го накопителя устанавливается сигнал чтения и соответственно -й первый шинный формирователь настраивается на передачу информации с канала А в канал В.Чтение тестовых воздействий для подачи на БИС 41 объекта 6 контроля через блоки 10, 11 и многоконтактный зонд 12 происходит следующим образом. Описанным способом через блок 15 устанавливается адрес ячеек накопителей 18.1-18.п, с которых необходимо считать информацию. Сигналами с регистра 16 накопители из накопителей 18.1-18,п, с которых необходимо считать информацию, настраиваются на чтение, Сигнал из канала С блока 15 разрешает выбор кристаллов всех накопителей 18,1-18.п и вторых шинных формирователей 20.1-20, и. Этим же сигналом запрещается выбор кристаллов первых шинных формирователей 19.1-19.п, Информация с выходов данных, настроенных на чтение накопителей 18,1-18.п. поступает на входы каналов С вторых шинных формирователей и далее.на выходы В, Запись ответных реакций с выходов БИС 41 происходит синхронно чтению тестовых воздействий в те накопители, которые с помощью регистра 16 были настроены на запись. Идентично им настраиваются и соответствующие им вторые шинные формирователи из шинных формирователей 20.1-20,п. Информация в таком случае поступает на входы каналЬв В вторых шинных формирователей и затем с выходов каналов С далее поступает на входы данных накопителей, которые настроены на запись из накопителей 18.1-18.п.Блок 10 формирования задержек сигналов тестовых воздействий (фиг. 3) работает следующим образом. ЭВМ по шине 3 адреса выставляет адрес блока 10, Дешифратор 1 сигналом с выхода выбирает кристалл входного регистра 23, По управляющему сигналу шины 5 управленияс шины 4 данных в него записывается информация, которая переписывается в регистры 25.1-25.п сигналами с дешифратора 24, настраиваемого сигналами с регистра 23. Сигналы с выходов регистров 25.1-25.п настраивают дешифраторы 26,1- 26.п на подключение необходимых конденсаторов (согласно программируемым задержкам) из блоков конденсаторов 29.1- 29.п в программируемых цепях 27.1-27.п, состоящих из конденсаторов 29,1-29.п и резисторов 28.1-28,п. Сигналы из блока 9 буферной памяти поступают на входы 30.1-30.п, задерживаются на запрограмми 1691793рованные длительности и проходят на выхо- ствий, блока формирования задержек сигналов тестовых воздействий, блока формиБлок 11 формирования длительностей рования длительностей сигналов тестовыхсигналов тестовых воздействий (фиг, 4) ра- воздействий, входного и выходного регистботает следующим образом. 5 ров соответственно, шина управления соеЭВМ на шине адреса выставляетадрес динена с входом записи-чтения блокаблока 11, Дешифратор 1 сигналом с выхода. памяти тестовых воздействий, входом запивыбирает кристалл входного регистра 38. По си блока формирования задержек сигналов, управляющему сигналу шины 5 управления тестовых воздействий, входом записи блокас шины 4 данных в него записывается ин формирования длительностей сигналов тесформация, которая переписывается в 40.1- товыхвоздействий,входомзаписи входного40.п сигналами с дешифратора 39, регистра,входомзаписивыходногорегистнастраиваемого сигналами. с регистра 38. ра через цепь задержки, выходы блока паСигналы с выходов регистров 40.1-40.п на- мяти тестовых воздействий соединены сстраиваютдешифраторы 37.1-37,п на под вторыми входами блока формирования закл юченйе необходимых конденсаторов держек сигналов тестовых воздействий, вы, (согласно программируемой длительностиходы блока формирования задержек, сигналов тестовых воздействий) из конден- сигналов тестовых воздействий соединены, саторов 36.1-3.п в программируемых цепяхс вторыми входами блока формирования, 34.1-34,п задержек, состоящих из блоков 20 длительностей сигналов тестовых воэдей, конденсаторов 36.1-36.п и резисторов 35,1- ствий, выходы блока формирования дли 35.п. Сигналы из блока 10 формирования тельностей сигналов тестовых воздействийзадержек поступаютнавходы 32.1-32 п, за- соединены с входами многоконтактного,пускают одновибраторы 31,1-31,п и эти же зонда, входы-выходы многоканального зонсигналы, пройдя через программируемые 25 да соединены с первыми клеммами для подепи 34.1-34.п задержек, поступают на вхо- ключения объекта контроля, выходыцепиы сбросе одновибраторов 31.1-31.п и сбра- многоконтактного зонда соединены с трет -ьдыс ройсывают их через запрограммированное имивходами блока памяти тестовых воздецепями 34.1-34.пзадержеквремя.8 реэуль- ствий, выходы входного регистра - стате йа выходах адновибратороа 31,1-31.п 30 вторыми клеммами для подключения объекполучаем сигналы тестовых воздействий за- та контроля, а третьи клеммы для подключепрограммироаанной длительности. ния обьекта контроля. - с входамиФ о р и у л а и э о б р е т е н и я выходного регистра, управляющий выход1. Устройство для контроля цифровых входного регистра соединен с четвертойблоковсодержащее шину адреса, шину 35 клеммой для подключения объекта контроданных, шину управления, соединенные с ля.ЭВМ.дешифраторадреса, клеммыдляпод,Устройствопоп,1, отличающееключения объекта контроля, причем шина с я тем, что блок памяти. тестовых воздейстадреса соединена с входом дешифратора вий содержит блок согласования, регистр,адреса, отл ичре о т л и ч а ю щ е е с я тем, что, с 40 дешифратор, и накопителей, первый узел ио ышения быстродействия устрой- шинных формирователей, второй узел и2 И.- ства и повышения достоверности контроля, шинных формирователей, и элементовв него введены входной регистр, блок памяти, НЕ, и элементов 2 И, входы А блока согласотестовых воздействий, блок формирования вания соединены с выходами В шинныхзадержек сигналов тестовых воздействий, 45 формирователей, выходы В,блока соглаблокформированиядлительностейоигналов сования соединены с адресными входатестовых воздействий, многоконтактный ми накопителей, первые выходы С блока.зонд, . выходной регистр, цепь задержки согласования соединены с входами регистпри этом шина данных соединена с первы- ра, вторые выходы С блока согласованиями входами блока памяти тестовых воздей соединены с входами дешифратора, третийствий, блока формирования задержек . выход С блока согласования соединен с персигналов тестовых воздействий, блока фор- выми входами и элементов 2 И, первыми вхомирования длительностей сигналов тесто- дами и элементов 2 И-НЕ, входами выборавых воздействий, с информационными кристалла второго узла шинных формировходами входного регистр,ра, с выходами вы вателей, выходы регистра соединены сходного регистра, шина адрреса соединена с входами записи-чтения каждого из и наковторыми входами лака памятб амяти тестовых пителей, входами еыбора направления певоздействий, первыи - пятыи ввыходы де- редачи информации первого и второгоузловшифратора соединф соединены с разрешающими и шинных формирователей, выходы дешифип злевходами блока памяти тестстовых воздей- ратора соединены с вторыми входамментов 2 И, выходы которых соединены с рые выводы которых являются входамиблосоответствующими входами выбора кри- ка, вторые выходы входного регистра соеди-, сталла и накопителей и вторыми входами и нены с входами каждого из и регистров. элементов 2 И-НЕ, выходы которых соеди. Устройство по п. 1, о т л и ч а ю щ е енены с входами выбора кристалла второго 5 с я тем, что блок Формирования длительноуэла и шинных формирователей, входы-вы- отей сигналов тестовых воздействий содерходы и накопителей соединены с каналами жит и одновибраторов, и программируемых А и С соответствующих и шинных Формиро- цепей задержек, состоящих из и резисторов вателей первого и второго узлов и шинных и и конденсаторов, и дешифраторов, вход- формирователей, каналы В шинных форми ной регистр, (и+1)-й дешифратор, и регистрователей второго узла и шинных формиро- ров, первые выходы входного регистра вателей являются входами-выходами блока соединены с входами данных каждого иэ и буферной памяти тестовых воздействий., регистров, вторые выходы входного регистЗ,Устройствоиои.1, отличающее- ра соединены с входами каждого из и дес я тем, что блок формирования задержек 15 шифраторов, а входы являются входами сигналов тестовых воздействий содержит блока, выходы дешифратора соединены со входной регистр, дешифратор, и регистров, стробирующими входами регистров каждо- и дешифраторов, и программируемых цепей го из и регистров, выходы которых соединеэадержек, состоящих иэ и резисторов и и ны с входами дешифратора, выходы конденсаторов, первый, второй и третий 20 которых соединены с первыми выводами входы входного регистра являются входами каждого из и конденсаторов программируеблока, первые выходы входного регистра мых цепей задержек, вторые выводы кото- соединены с входами дешифратора, выщоды рых соединены между собой и их общий которого соединены со стробирующими выводсоединен с первым выводом каждого входами каждого из и регистров, выходы 25 изирезисторовивходомсбросакаждогоиз каждого из и регистров соединены с входе- одновибраторов, входы блока Формировами и дешифраторов, выходы каждого из и ния длительностей соединены с вторыми дешифраторов соединены с первыми выво- выводами каждого из и резисторов иродами конденсаторов соответствующих иро- граммируемых цепей задержек и входами граммируемых цепей задержек, вторые 30 каждого иэ и одновибраторов, выходы кото- выводы конденсаторов соединены между рых являются выходами блока.формировасобой и их общий вывод соединен с первы- ния длительностей сигналов тестовых ми выводами каждогоиэ и резисторов, вто- . воздействий..Келем едакто орректо чакова роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 3926 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5