Устройство для формирования тестовых воздействий

(56) АвторскоеУ 892445, кл. йАвторское свиУ 1045230, кл. О ин ьство СССР 1/22, 1980. ство СССР 11/26, 1982 идетел6 Р дете 06ЕСао реОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ Т ТОВЫХ ВОЗДЕЙСТВИЙ(57) Изобретение относится к авто тике и вычислительной технике и м жет быть использовано для тестово контроля широкого класса процессо ных систем. Цель изобретения сост в расширении области применения и повышении коэффициента использова оборудования. Устройство содержит гистр 5 сдвига, счетчик 6, тригге р 10 по модулю два, элепервый и второй элементы ИЛИ 13, 14, генератор 9 тактовых импульсов, блок 1 постоянной памяти, блок 2 задания режима, регистр 3 тестовых комбинаций, регистр 4 адреса, дешифратор 7, коммутатор 11, Изобретение обеспечивает следующие преимущества: а) исключаются запрещенные комбинации команд в тестовых последовательностях и обеспечивается уменьшение временных затрат на их реализацию примерно на 507; б) обеспечивается возможность задания множества псевдослучайных тестовых последовательностей и расширение области при- д менения устройства; в) значительно ,уменьшается объем памяти ПЗУ. Последнее связ:.но с тем, что в ПЗУ, содержащемся в предлагаемом устройстве, С записываются не все возможные разрешенные последовательности команд, а только подмножества разрешенных последователей для каждой очередной ко- манды. 3 ил.13341Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для тестового контроля широкого класса процессорныхсистем,Цель изобретения - расширение области применения и повышение коэффициента использования оборудования.На фиг. 1 изображена функциональная схема предлагаемого устройства;на Фиг. 2 - Функциональная схема блока задания режима; на Фиг. 3 - структура информации, содержащейся в пос 1тоянной памяти. 15Устройство для формирования тестовых воздействий (фи 1, 1) содержитнастоянную память 1, блок 2 заданиярежима, регистры тестовых комбинаций3, адреса 4, сдвига 5. счетчик 6, 20дешифратор 7, триггер 8, генератор9 тактовых импульсов, сумматор 10 помодулю два, коммутатор 11, элементИ 12, первый 13 и второй 14 элементыИЛИ, выход 15 устройства, выходы 16 25тестов и 17 следующего адреса памяти1, выходы 18-22 блока задания режимаи генератор 23 псевдослучайных кодовБлок задания режима (фиг. 2) содержит генератор 24 "единицы" и кнопки 25-29,Память 1 содержит наборы теста,поступающие на контролируемый объектв определенной последовательности. Вобщем виде содержимое памяти 1 представлено на Фиг. 3. Старшие разрядыадреса определяют группу наборов теста, которые могут быть поданы наобъект контроля после воздействияпредыдущего теста. При этом выборка 0одного из наборов теста происходитслучайным образом за счет з:начениямладших разрядов адреса, Формируемыхпо случайному закону. Кроме этого,.информационное поле содержит старшиеразряды следующего адреса, определяющего такую совокупность наборов теста, один (любой) из которых можно подать на контролируемый объект в следующем такте, Такой подход к определению старших разрядов адреса наборатеста позволяет исключить подачу наобъект контроля запрещенной последовательности наборов теста. Необходимость этого обусловлена особенностями тестирования процессорных систем,При размещении информации в памяти стандартной размерности может оказаться что не все ячейки памяти бу 39дут заняты. В этом случае в свободные ячейки записывается код, по которому дешяфратаром 7 формируется команда окончания тестирования,Регистр 5 сдвига и сумматор 10 по- модулю два обеспечивают формирование случайного значения младших разрядов адреса тестовых команд, При этом число входов сумматора 10 по модулю два определяется соотношением где г - число входов сумматора 10 помодулю два;г - число выходов регистра 5сдвига.Такое соединение позволяет обеспечивать генерацию псевдослучайных чисел, размерность которых определяется числом выходов регистра 5 сдвига,Счетчик 6 обеспечивает формирование заданного числа. наборов теста,Для этого перед началом работы устройства в счетчик записывается число,определяемое как разность между величиной емкости счетчика и заданнымчислам наборов теста. При переполнении счетчика выдается команда наокончание тестирования.Генератор 9 тактовых импульсовобеспечивает последовательную выдачу.синхроимпульсов СИ 1 и СИ 2,Коммутатор 11 обеспечивает возможность формирования на информационныхвходах регистра 4 адреса начальногоадреса в период подготовки устройства к работе и адресов последующихнаборов теста в период основной работы,Устройство работает следующим образомеПеред началом работы с помощьюгруппы кнопок 26 и кнопки 25 блока 2(фиг. 2) в счетчик 6 записываетсячисло, определяемое как разностьмежду величиной емкости счетчика изаданным числом наборов теста. Послеэтого с помощью группы кнопок 28 икнопки 27 блока 2 (фиг. 2) черезкоммутатор 11 в регистр 4 адреса записывается адрес первого набора тес-.та, Затем адрес первого набора тестас выхода регистра 4 адреса поступаетна вход памяти 1. В результате с выхода 16 на информационный вход регистра 3 поступает первый набор тестаи с выхода 17 на вход деширатора 71334139 адреса, постоянную память, регистртестовых комбинаций, коммутатор,блок задания режима, генератор тактовых импульсов, триггер, элементыИЛИ, элемент И, дешифратор, выходзанесения и группа выходов заданияисходного адреса блока задания режима соединены соответственно с первымвходом первого элемента ИЛИ и первойгруппой информационных входов коммутатора, группа выходов которого соединена с группой информационных входов регистра адреса, синхровход игруппа выходов которого соединены соответственно с выходом первого элемента ИЛИ и группой адресных входовпостоянной памяти, группа выходовтестов которой соединена с группойинформационных входов регистра тестовых комбинаций, выходы которого являются выходами устройства, выход запуска блока задания режима соединенс установочным входом триггера, .о тл и ч а ю щ е е с я тем, что, с целью расширения области применения иповышения коэффициента использованияоборудования, устройство содержит генератор псевдослучайных кодов и счетчик, причем группа выходов следующего адреса постоянной памяти соецинена с входами дешифратора, второй,группой информационных входов коммутатора и группой информационных входов генератора псевдослучайных кодов,выход триггера соединен с управляющим входом коммутатора и входом запуска генератора тактовых импульсов,первый выход которого соединен ссчетным входом счетчика, синхровходами регистра тестовых комбинаций игенератора псевдослучайных кодов,второй выход генератора тактовых импульсов соединен с вторым входом первого элемента ИЛИ и первым входомэлемента И, второй вход и выход которого соединены соответственно с выходом дешифратора и первым входомвторого элемента ИЛИ, выход которого соединен с входом сброса триггера,а второй вход - с выходом переполнения счетчика, группа информационныхвходов и вход записи которого соединены соответственно с выходами числатестовых наборов и занесения блоказадания режима. и вход коммутатора 11 поступает информация о старших разрядах адресаследующего набора теста, Устройствоготово к работе,Для запуска устройства кнопкой 29(фиг, 2) на выходе 22 блока 2 формируется сигнал, который поступает на-вход триггера 8 и переводит его вединичное состояние. В результате 10коммутатор 11 переключается на приеминформации из памяти 1 и генератора23 псевдослучайных кодов; а такжеблокирует прохождение информации изблока 2. Кроме этого, триггер 8 обеспечивает запуск генератора 9 тактовых импульсов. По первому синхроимпульсу СИ происходит запись первогонабора теста в регистр 3, сдвиг информации в регистре 5 сдвига и формирование первого псевдослучайного числа - младших разрядов адреса, которыепоступают вместе со старшими (с выхода 17 памяти 1) через открытый коммутатор 11 на вход регистра 4 адресаПервый синхроимпульс СИ 1 прибавляетн и1 в счетчик 6, Через определенноевремя после СИ 1 на втором выходе генератора 9 тактовых импульсов форми-,руется синхроимпульс СИ 2, которыйобеспечивает запись адреса в регистр4 адреса. Дальнейшая работа устройства происходит по описанному алгоритму.Возможны два варианта окончания 35работы, В первом случае, когда реализованы все наборы теста, счетчик 6выдает через элемент ИЛИ 14 на входтриггера 8 команду останова по переполнению. В результате триггер 8 переходит в нулевое состояние и блокирует коммутатор 11 и генератор 9 тактовых импульсов, Во втором случае работа устройства блокируется при выборке из памяти 1 тестовых команд 45набора теста с запрещенным адресом.Этот адрес дешифрируетсяфешифратором 7 и по приходу синхроимпульсаСИ 2 с выхода дешифратора 7 через открытый элемент И 12 и элемент ИЛИ 14 50подается на В"вход триггера 8, чтоприводит к блокировке работы устройства.формула изобретенияУстройство для формирования тестовых воздействий, содержащее регистрираж б 72 Под ПИ Государственного ком делам изобретений и отМосква, Ж, Раушска сноеета СССРытийнаб д,жгород, ул, Проектная, 4