Устройство для формирования тестовых воздействий

,Я;Т л 4 ю БРЕТЕН ИОАН жЕЕ:. ВИДЕТЕЛЬСТ ВТОРСК юев, Б.Н.МПрилежаев И ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Дозмеров Г.М. и др. Управляемая от ЭВМ система диагностического контроля схем памяти. " Электронная проиааленность, Ф 2, с. 25-30.Авторское свидетельство СССР В 911533, кл. С 06 Р 22/26, 1982. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВЫХ ВОЗДЕЙСТВИЙ(57) Изобретение относится к автоматике и вычислительной технике, а именно к устройствам формирования тестовых воздействий. Цель изобретения - расщирение функциональных возможностей. Устройство содержит блок 1 задания начальных тестов, сдвигающий регистр 2, коммутатор 3 обратных связей, коммутатор 4 связей, коммутатор 5 сдвига, коммутатор 6 режима, блок 7 управления. Входы сдвигающего регистра 2 являются выходами устройства, выходы блока 1 задания начальных тестов соединены с входами коммутатора 3 обратных связей, коммутатора 4 связей, коммутатора 5 сдвига,коммутатора 6 входов сдвигающего регистра. Вторая группа входов сдвигающего регистра 2 соединена с выходамикоммутатора 5 сдвига и коммутатора6 режима. Входы-выходы сдвигающегорегистра 2 соединены с входами-выходами коммутатора 3 обратных связейи коммутатора 4 связей. Выходы блока управления соединены с управляющими входами коммутаторов 3-6 и блока 1 задания начальных тестов, Рас"шнрение функциональных воэможностейдостигается введением коммутаторов3-6 обратных связей, связей, сдвига,режима и блока 1 задания начальныхтестов, что позволяет оперативно менять конфигурацию сдвигающего регистра и режим его работы, тем самым формировать тестовые последовательностис различными свойствами. 1 з.п. ф-лы8 ил.Изобретение относится к автоматике и вычислительной технике, а именно к устройствам для формирования тестовых воздействий.5Цель изобретения - расширение функциональных воэможностей за счет формирования тестовых поСледовательностей с различными свойствами.На фиг. представлена схема устройства; на фиг.2 - схема блока задания начальных тестов; на фиг.3 схема блока управления; на фиг.4 схема коммутатора обратных связей; на фиг.5 - схема коммутатора связей; 15 на фиг.6 - схема коммутатора сдвига; на фиг.7 - схема коммутатора режима; на фиг.8 - схема сдвигающего регистра.Устройство для Формирования тес товых воздействий содержит блок 1 задания начальных тестов, сдвигающий регистр 2, коммутатор 3 обратных связей, коммутатор 4 связей, коммутатор 5 сдвига, коммутатор 6 режима, блок 25 7 управления, вход 8 начальной установки, вход 9 запуска устройства, кроме того, изображен контролируемый объект 10.Блокзадания начальных тестов 30 (фиг.2) содержит переключатели 11 - 6, счетчик 17, коммутатор 18, элемент 19 задержки, дешифратор 20.Блок 7 управления (фиг.3) содержит дешифраторы 21 и 22, элементы 23-28 задержки, счетчик 29 циклов, генератор 30 тактовых импульсов, делители 31-33 частоты, элемент ИЛИ 34.Коммутатор 3 обратных связей (Фиг.4) содержит базовые ячейки 35- 40 38, каждая из которых содержит элементы И 39.1-39.5 и сумматоры 40.1 - 40.5 по модулю два, и регистр 41,Коммутатор 4 связей (Фиг,5) содержит элементы И 42.1-42.31, элементы ИЛИ 43.1-43,11 и регистр 44.Коммутатор 5 сдвига (фиг.6) содержит регистр 45 и элементы 2 ИИЛИ 46.1-46.4.Коммутатор 6 режима (Фиг.7) содержит регистр 47, элементы И 481-48.450 и элемент И-НЕ 49.Сдвигающий регистр 2 (фиг.8) содержит базовые регистры 50.1-50.4 сдвига.Устройство работает следующим образом.Работа устройства начинается с записи коммутационного теста КТ 1 в коммутатор 4 связей. Сигнал запускаустройства проходит на блок 7 управления и через элемент ИЛИ 34 и элемент 23 задержки обеспечивает выдачу сигналов чтения (ЧТ) и записи.КТ 1 (ЗПКТ), По этим сигналам производится считывание из блока 1 задания начальных тестов и запись в коммутатор 4 связей КТ 1.По окончании записи КТ 1 в коммутатор 4 связей блок 1 вырабатываеткод метки конца КТ 1 (ККТ 1). Эта метка считывается в блок 7 управления,где дешифратор 22 вырабатывает сигнал ККТ, который проходит черезэлемент ИЛИ 34 и элемент 26 задержки и обеспечивает считывание и запись КТ 2 в коммутатор 5 сдвига посигналам ЧТ и ЗПКТ 2.После считывания метки ККТ 2 дешифратор 22 вырабатывает сигнал ККТ 2,проходящий через элемент ИЛИ 34 иэлемент 24 задержки и вызывающий считывание и запись КТЗ в коммутатор 6режима по сигналам ЧТ и ЗПКТЗ.После считывания метки ККТ 9 дешифратор 22 вырабатывает сигнал ККТЗ,проходящий через элемент ИЛИ 34 иэлемент 28 задержки и вызывающийсчитывание и запись КТ 4 в коммутатор3 обратных связей по сигналам ЧТ иЗПКТ 4,После считывания метки ККТ 4 дешифратор 22 вырабатывает сигнал ККТ 4,проходящий через элемент ИЛИ 34 иэлемент 25 задержки и вызывающий считывание и запись в выбранные по КТЗчасти сдвигающего регистра 2 начального состояния ПСП по сигналам ЧТ иЗПНПСП.Считывание метки конца записи начального состояния ПСП (КНПСП) вызывает появление на выходе дешифратора22 сигнала КНПСП, который, пройдя через элемент ИЛИ 34, обеспечивает считывание числа циклов с блока 1. Через время, определяемое элементом 27задержки, на счетчик 29 циклов поступает сигнал разрешения записи ин- "формации ЗПСЧ в счетчик 29 циклов,по которому записывается число циклов в счетчик 29 циклов и задаетсявременной интервал работы устройства.На этом заканчивается установка режима работы устройства.Из задатчика блока 1 считываетсякод метки конца записи числа цикловсигнал КЧ, который запускает генератор 30 тактовых импульсов, Тактовые импульсы с генератора 30 поступают на делители 31-33 частоты, С выхода генератора 30 и с выходов делителей 31-33 частоты на коммутатор 5 сдвига поступают соответственно частоты й , Г/2, й,/4, й/8. Сформированные сдвигающим регистром 2 тестовые наборы подаются на контролируемый объект 10.Если содержимое счетчика 29 циклов не равно нулю, то генератор 30 продолжает свою работу. Если содержи мое счетчика 29 циклов равно нулю, то на выходе дешифратора 21 появляется сигнал останова генератора 30. В противном случае осуществляетсяуменьшение на единицу содержимого счетчика 29 циклов. Тактовые импульсы с генератора 30 поступают на счетчик 29 циклов, который работает в режиме вычитания.Коммутатор 3 обратных связей работает следующим образом.По сигналу разрешения записи коммутационного теста ЗПКТ 4, поступающему от блока 7 управления через управляющий вход коммутатора 3 обратных связей, в регистр 41 иэ блока 1 через первую группу входов коммутатора 3 обратных связей записывается коммутационный тест КТ 4. Дальнейшую работу коммутатора 3 обратных связей3 рассмотрим на примере базовой ячейки 35. С группы входов-выходов коммутатора 3 обратных связей на входы элементов И 39.1-39.5 приходят сигналы 1.1-1.5, несущие информацию о состоя нии регистра 50.1 сдвнгающего регистра 2. На другие входы элементов И 39.1-39.5 поступают управляющие сигналы с регистра 41Если сигнал, например 1,4 участвует в формированк . 45 сигнала обратной связи, то от регистра 41 на вход элемента И 39.2 приходит единица, в противном случае поступает ноль.Сигналы с выходов элементов И50 39.1-39.5 поступают на входы сумматор 40.1-40.5 по модулю два. На вторые входы сумматоров 40.2-40.5 приходят сигналы с выходов сумматоров 40.1-40.4 соответственно, а на второй вход сумматора 40.1 поступает55 сигнал ВхК из коммутатора 4 связей через группу входов-выходов коммутатора 3 обратных свяэей. Последовательно соединенные сумматоры 40.в 40,5 вырабатывают сигнал обратной связи ВыхК 1, который через группу входов-выходов коммутатора 3 обратных связей поступает на коммутатор 4 связей, Базовые ячейки 36-38 выполнены по схеме базовой ячейки 35 и работают так же.Запись КТ в коммутатор 7 связей осуществляется следующим образом. По сигналу разрешения записи коммутационного теста ЗПКТ 1, поступающему от блока 7 управления через управляющий вход, в регистр 44 из блокачерез первую группу входов записывается коммутационный тест КТ 1.Запись КТ 2 в коммутатор 5 сдвига осуществляется следующим образом. По сигналу разрешения записи коммутационного теста ЗПКТ 2, поступающему от блока 7 управления через вторую группу входов, в регистр 45 из блока 1 через первую группу входов записывается коммутационный текст КТ 2.Запись КТЗ в коммутатор 6 режима осуществляется следующим образом. По сигналу разрешения записи коммутационного теста ЗПКТЭ, поступающему от блока 7 управления через вторую группу входов коммутатора 6 режима, в регистр 47 из блока 1 через первую группу входов коммутатора 6 режима записывается коммутационный тест КТ 3.Блокзадания начальных тестов работает следующим образом. С приходом сигнала начальной установки счетчик 1 устанавливается в нулевое состояние. Затем на управляющий вход блока 1 от блока 7 управления приходит сигнал чтения (ЧТ),который переводит счетчик 17 в первое состояние и через время, достаточное для переключения счетчика 17 и определяемое элементом 9 задержки, поступает на коммутатор 18 н разрешает прохождение содержимого счетчика 17 на блок 17 управления в качестве кода метки ККТПервое состояние счетчика 17 поступает на дешифратор 20, на выходе которого появляется единичный сигнал, поступающий на вход переключателя 16 кода связей, С выхода переключателя 6 кода связей код КТ 1 поступает на выход блока 1. Затем работа блока 1 повторяется по следующему сигналу ЧТ от блока 7 управления. На следующих четырех сигналах ЧТ выраба". Устройство для формирования тестовых воздействий, содержащее блок управления и сдвигающий регистр, причем группа выходов сдвигающего регистра подключена к группе входов объекта контроля, о т л и ч а ю - щ е е с я тем, что, .с целью расширения функциональных воэможностей устройства эа счет формирования тестовых последовательностей с различными свойствами, в него введены блок задания начальных тестов, коммутатор обратных связей, коммутатор связей, коммутатор сдвига и коммутатор 45 тываются КТЗ, КТ 4, код числа циклов н начальные состояния ПСПСдвигающий регистр 2 работает следующим образом.В соответствии с КТ 1 коммутатор 4 связей обеспечивает соединение базовых регистров 50.1-50.4 сдвига. В соответствии с КТ 2 коммутатор 5 сдвига задает для каждого базового ре гистра 50.1-50.4 сдвига направление сдвига и рабочую частоту. В соответствии с КТЗ коммутатор 6 режима выбирает базовые регистры 50.1-50.4 сдвига, в которые будут записываться начальные состояния ПСП. В соответствии с КТ 4 коммутатор 3 обратных связей задает закон формирования ПСП в каждом базовом регистре 50.1-50.4 сдвига. По сигналам разрешения запи си ЗП 1-ЗП 4, поступающим из коммутатора 6 режима через вторую группу входов на базовые регистры 50.1-50.4 сдвига, производится запись начальных состояний ПСП из блока 1 через 25 первую группу входов в выбранные по КТЗ базовые регистры 501-50.4 сдвига. Затем по сигналам разрешения считывания СЧ 1-СЧ 4, поступающим из коммутатора 6 режима через вторую груп- З 0 пу входов на базовые регистры 50.в 50.4 сдвига, производится считывание тестовых воздействий из регистров 50.1-50.4, которые через группу выходов поступают на контролируемый объект 10. По сигналам сдвига информации СИ 1-СИ 4, поступающим иэ коммутатора 5 сдвига через вторую группу входов на базовые регистры 50.1-50,4 сдвига, производится сдвиг информации в регистрах 50.1-50.4 с частотой, задаваемой КТ 2. режима, блок задания начальных тестов включает шесть переключателей, дешифратор, счетчик, коммутатор и элемент задержки, причем установочный вход счетчика является первым входом блока задания начальных тестов и через элемент задержки подключен к управляющему входу коммутатора, группа информационных входов которого объединена с группой входов дешифратора н подключена к группе информационных выходов счетчика, вход сброса счетчика подключен к второму входу блока задания начальных тестов, выходы дешифратора подключены к входам соответствующих переключателей, выходы первого, второго, третьего и четвертого переключателей подключены к информационным входам соответственно коммутатора обратных связей, коммутатора связей, коммутатора сдвига и коммутатора режима, выходы пятого и шестого переключателей соединены с информационным входом сдвигающего регистра и первым входом блока управления соответственно, выход коммутатора блока задания начальных тестов подключен к второму входу блока управления, первый выход которого подключен к первому входу блока задания начальных тестов, второй вход которо" го является входом начальной установки устройства, второй вход блока управления соединен с управляющими входами коммутаторов обратных связей, связей сдвига и режима, информационные входы-выходы коммутаторов обратных связей и связей объединены и подключены к входу-выходу сдвигаю- щего регистра, выходы коммутаторов сдвига и режима подключены к входу разрешения сдвига сдвигающего регистра, третий вход блока управления является входом запуска устройства.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок управления содержит первый и второй дешифраторы, шесть элементов задержки, элемент ИЛИ, счетчик циклов, ге- нератор тактовых импульсов и три делителя частоты, причем выходы первого, второго, третьего, четвертого и пятого элементов задержки, первого, второго, третьего делителей частоты и генератора тактовых импульсов образуют второй выход блока, первый н второй входы которого подключены соответственно к входу первого дешиф3797 В 5 4 А 1 ЛЯГ 7 ратора и информационному входу счетчика циклов, первый вход дешифраторасоединен с входом первого элементазадержки н с первым входом элементаИЛИ, второй вход которого подключенк третьему входу блока и к входу второго элемента задержки, второй выходпервого дешифратора соединен с входом третьего элемента задержки и стретьим входом элемента ИЛИ, четвертый вход которого соединен с входомчетвертого элемента задержки и с третьим выходом первого дешнфратора,четвертый выход которого соединен спятым входом элемента ИЛИ и с входомшестого элемента задержки, выход которого соединен с входом разрешения записи счетчика циклов, выход которого соединен с входом второго дешифратора, выход которого соединен с входом запуска генератора тактовых импульсов, вход останова которого соединен с пятым выходом первого дешифратора, шестой выход которого соединен с входом пятого элемента задержки и с шестым входом элемента ИЛИ,выход которого является первым выходом блока, выход генератора тактовыхимпульсов соединен с вычитающим входом счетчика циклов и с входом первого делителя частоты, выход которогосоединен с входом второго делителячастоты, выход которого соединен свходом третьего делителя частоты.