Пороговый декодер сверточного кода

(51)5 Н 03 М ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ЕИЗ ТЕНИ ВТО У СВИ Ь ТВ 973/24 ,897,91, Бюл Николае ние областидНИЯ ВЫСОКО- повышение является расширеза счет использовсверточных кодов ичивости устройства. Приме аемого устройства в систе скретной информации, испо сокоскоростные систематиточные коды, позво сократить потери информа нии в синхронизм. Порого точного кода содержит реги ислитель 2 синдрома, сумма два, регистр 4 неравноэнач ые блоки 5 и 6, де )ифрато синдрома, блок 9 ключей, б и, распределитель 11 цикло ил. 4,14 (088, ское свид ,кл. НОЗ ское свид 8,кл,НОЗ ГОВЫЙ Д тельство СС М 13/12, 19 тельство СС М 13/12, 19 ЕКОДЕР СВ чеит РТОЧН тениебыть НОСИТСЯпол ьзови ври п о для ци нкронизаци ных кодов и дигекрЕтным О пф.Щербина и И.В.Чиысокоскорост ередаче инфор лам связи Це изобретения применения скоростных помехоустой ние предлаг передачи ди зующих вы ские свер существенно при вхожде декодер свер 1 сдвига, выч 3 по модулю сти, порогов анализатор 8 10 коррекци д,.Л .БАЛ 11" , г1;. е,е 1 1 :/ ещ еееееи е, 1 ,Изобретение относится к технике связи и может быть использовано для цикловой синхронизации высокоскоростныхсистематических сверточных кодов припередвче дискретнои информации по каналам связи.Целью изобретения является расширение области применения за счет использования высокоскоростных сверточных кодови повышения помехоустойчивости устройства.На фиг. 1 представлена блок-схема порогового декодера сверточного кода; нафиг, 2 - возможный вариант техническойреализации регистра неравнозначности соединенного с двумя пороговыми блоками;на фиг. 3 - временные диаграммы, поясняющие работу распределителя циклов; ндфиг, 4 - возможный вариант техническойреализации анализатора синдрома; на фиг.5 - вариант выполнения распределителяциклов,Устройство содержит регистр 1 сдвига,вычислитель 2 синдрома, сумматор 3 по модулю два, регистр 4 неравнозначности, пороговый блок 5, пороговый блок 6,дешифратор 7, анализатор 8 синдрома, блок9 ключей, блок 10 коррекции, распределитель 11 циклов,Регистр 1 сдвига совместно с вычислителем 2 синдрома и сумматором 3 по модулю два представляет собой кодирующееустройство, преобразующее принимаемую последовательность символов в соответствии с образующими полиномамивысокоскоростного сверточного кода. Отличительной особенностью этого устройстваявляется то, что оно выполнено методомперемежения ло-степени, что определяетпо(т1)-1 разрядов регистра сдвига 1, гдегп - максимальная степень членов образующих полиномов. Число сумматоров по модулю два вычислителя 2 синдромовопределяется ненулевыми коэффициентамииспользуемых образующих полиномов Навыходе такого кодирующего устройства будут появляться, чередуясь с тактовой частотй приема, символы сразу по синдрома5 (О), ( = 1.по), которые поступают на)вход регистра 4 неравнозначности.Регистр 4 неравноэначности, в отличиеот регистра 1 сдвига, имеет по,лз - 1) - 1 -апразрядов, где сгопределяется величиной зачетного интервала, предназначен для запоминания символов синдрома с целькпоследующего формирования иэ них векторов ошибок Е )О), необходимых длякоррекции информационной последовательности 1 О) и этихже ве)кторов, эадержднныхнааПртдктов К с (0)умножениеЛ 1 ф 1 ьна О с математическои точки зрения оэнд чает эадержкч каждого символа последоваР)тельности Ек О) на (/ п тактов). с целью использования их для подсчета числа 5 ненулевых символов в этих векторах наанализируемом зачетном интервале. Соответствующие выходы первых его пот)- - 1 разрядов соединены с первым пороговым блоком 5, а последние по(гп1) - 1 10 выходов его разрядов соединены с выходами второго порогового блока 6.Первыи пороговый блок 5 служит дляформирования последовательностей векторов ошибок Е (О). (К = 1,.,п,)( = 1.по - 1).15 Он содержит по - 1 мажоритарных злементов, с выходов которых, чередуясь, поступают символь этих последовательностей, причем прдвильному разделению канальных символов будут соответствовать только 20 те последовательности, которые считываются нд синхронных тдл тдх рдбпь Они обнару;киваютгя по ми имдльнои частов в них единичных силволовВторой пороговыи блок 6 тоже форми рует последовательнос 1 и векторов ошибок,но задержанные нд а го тактов й Е (0).4 л.Дешифратор 7 анализирует состояниесчетчиков анализатора 8 и в случае, когда в и 1 из них наступает перс олнение и толь ко в одном переполнения не произойдет, онопределяеомер этого счетчика (соответствчющий номеру 1-. 1 последовательное и Е(О) и выдает сигнал об этом на соответствующии вход рдспределигелд 11 циклов 35 о необходимости задержки выходой последовдге носи канальны символов на соотвествующее число тактов дпя восс:, - ноеления синхронизмаАнализатор 8 синдрол 1 д производи 40 осдсчет числа единичных символов в последовательностях векторов ошибок Е )(0) нар)длине за етного интервала и фиксацию фдк - та достижения этим числом порогового значения Рп в каждои последовательности Где /)и - пороговое значение по которому делается вывод о наличии или огсутствии синх ронизма. Эта величина определяется следующими соображениями, Во-первьх, появление максимально возможного пакета ц 0 ошибок, с точки зрения корректирующейспособности выоранного кода, на длине зао четного интервала а в последовательностяхсиндромов 510) и (0) нэ должно приво.дить к сбою синхрониэма 1 то есгь/3 должно быть достаточно бопьшил 1) и, ьо дторьх, усгройство должно достато но "утко" рег ровать на сбои синхронизмаго есть Лп не должно быть чрезмерно большил;) Гдким образом, эддачд эдкп очдеся в выборе зндчения /3, в максимальной ст:;пени удг:;лет 1667264воряющего этим двум противоречивым условиям с точки зрения минимума вероятности ложного синхронизма и максимумавероятности установления синхрониэмаРл с при анализе зачетного интервала кпринадлежащего последовательностям51(О) и )2(О).Анализатор 8 синдрома включает по пересчетных блоков 12,1 - 12,по для подсчетачисла единичных символов в каждой из последовательностей, каждый из которых содержит элементы 13 и 14 "Запрет",элементы ИЛИ 15 и 16, элементы И 17 - 20 иреверсивный счетчик 21.Блок 10 коррекции предназначен дляодновременной коррекции информационных символов, принадлежащих одному элементарному блоку используемогосверточного кода.Распределитель 11 циклов формирует тактовые импульсы, обеспечивающие сдвиг информации в ячейках памятиустройства, осуществляет задержку выходной информационной последовател ьности на число тактов, необходимое длявосстановления синхронизма, вырабатывает управляющий сигнал на блок 9 ключей для осуществления коррекцииинформационной последовательностив блок 10 коррекции и осущ,ствляетгенерацию выравнивающих синхроимпульсов выходной информационной послдовательности 1 (О),Он содержит счетчик 22 импульсов, регистр 23 сдвига (в общем случае число егоразрядов равно по), группу 24 элементовзадержки (в общем случае их число равнопо), первую и вторую группы 25 и 26 элементов И (их число в каждой группе также равноп), первый и второй элементы ИЛИ 27 и 28,регистр 29 сдвига (в общем случае число егоразрядов равно (по1)п,), элемент 30 задержки и генератор 31 тактовых импульсов.Рассмотрим работу устройства напримере дефинитного (не имеющего обратной связи) сверточного декодера соскоростью В = 2/3, и образующимися полиномэми г 1(0) = 1 - 0О; т 2(О) . 1 + О + 0Устроиство работает следующим образомВ исходном положении регистр 1 сдвига, регистр 4 неравнозначности и счетчики21 пересчетных блоков 12.1 - 12.п устанавливаются в нулевое состояние. В регистр 23сдвига распределителя 11 циклов записывается комбинация "100" (в общем случае число разрядов в комбинации равно по, аединица будет записана только в первомразряде), а регистр 29 сдвига записываетсякомбинация "100100" (в общем случае число разрядов в комбинации будет равно (по - 1)по и единицы будут записаны в каждый п,-й разряд начиная с первого; так, например, если скорость кода Р = 3/4, то 5 общее число разрядов регистра будетиметь вид 100010001000). Генератор 31 тактовых импульсов, входящий в состав распределителя 11 циклов, вырабатывает импульсы тактовой частоты, вдвое превы О шающей тактовую частоту приема канальных символов (в общем случае частота генератора 31 равна (по - 1)1 кан, где 1 кан - частота приема канал ьн ы х символов), которая делится в два раза (или в общем 15 случае в(по - 1) раз) счетчиком 22, и поступает на синхровходы регистра 1 сдвига, регистра 4 неравнозначности и блока 10 коррекции, На вход устройства поступает избыточная последовательность информа 2 д ционных и проверочных символов.1 ,2 Р 1, )+1 1: +1,2; Р 1+1, )+2,1 1+2,2;Р+2,25 закодированная избыточным сверточнымкодомЭта последовательность поступает навход регистра 1, выходы которого соединены с входами вычислителя 3 синдрома так, ( что на каждом первом такте на его выходебудут появляться символы пс "ледовательостиХ 1(О) =-(О) (0) + 32(О)2(О)35+ Е 1(0)(О) + Е 2(0)12(0)На каждом втором и третьем тактах формируются символы последовательностей 40Х 2(О) - 2(0)т 2(О) + Р(0)2(0) +- Е 2(0)11(0) + Ез(0)ЦО);45Хз(0) = Р(0)т 1(0) + 1(0)т 2(0) +1- Ез(0)11(О) + Е 1(О)т 2(О)50соответственно, Символы этих последовательностей поочередно поступают на первый вход сумматора 3 по модулю два, на второй вход которого с входа устройства также поочередно поступают символы последовательностей 1(О), 2(О), Р(0), Складываясь соответственно с последовательностями Х 1(О), Х 2(О), Хз(О), они образуют синдромы)(0) = Р(0)11(0) 4 Ез(0)11(О) е4 )1(0)12(0) + Е 1(0)т 2(0) + 2(О)Е 2(О) При этсм только последовательность синдрома(0) будет соответствовать синхронному разделению канальных символов и может быть использована для формирования последовательностей векторов ошибок Е 1(0) и Е 2(О), накладываемых на последовательности 2(0) и 2(0) соответственно Из последовательностей Я (О) и 5 )(О) на не(2) (3)синхронных тактах будут соответственно формироретесл вослетоветелиости Е 1 (О, Ет (О, Е (т, Ед (О.,селее сим волы сиидромое Б (О, Я"(О; Я(л(О с выло да сумматора 3 по модулю два поочередно поступает в регистр 4 неравознзчносги первые пО(+1) - 1 =. 3(8+ 1) - 1 = 26 разрядов которого соединены с входами мажоритарных элементов 5-1, 5-2 порогового Г;лока 5 в соответствии со структурой обрззукэщих полиномов сверточного кода 1(О) и (2), а ПОСЛЕДНИЕ и 26 и ЕГО раэрядОВ ТОЧНО ГаК жв; соединены с соответствующими входами мажоритарных элементов 6-1 и 6 2 порп;о вого блока 6. В результате на вьходах первого порогового блока 5 будут соедуясь появляться последовательности Е)( (О).(к - =1 пО - 1), а на выходах второго порог;- ВОГО бЛОКа 6 будут В таКОЕЛ жЕ ПОЭ,тКЭ появляться символы этих же последовз Гель. НОСтЕй, НО ЗаДЕРжаННЫЕ ПО ВРЕМЕНИ НЗ Гт Г, тактов, что с матеыатической точки зренияглсЭответствует умножению на О";то есь О" Е 1(1)(0).При наличии синхронизма, в случае, когда частота ошибок в канале связи не пре вышает корректирующей способности кода. на каждом первом такте вероятность воз никновения еди 4 ичного символа в последовательностях Е 1 (О) и Е 2 Цэ) равна Р. В1) 1)(2) последовательностях Е 1-(О), Е 2 (О), Е 1(0), Ез(0), формируемых на несинхронных тактах (втором и третьем), частота воз- НИКНОВЕНИЯ ЕДИНИЧНЫХ СИМВОЛОВ определяется частотой появления символа в информационной последовательности и изменяется, как правило, в пределах 0,3- 0,5. Подсчитывая число ненулевых символов в этик последовательностях. можно определить ту из них, которая соответствус синхронному разделению входной последовательности канальных символов У(О) Б предлагаемом устройстве эту функцию выполняют анализатор 8, дешифратор 7 и рзГ, -пределигель 11 циклов Символы последс)вагельностей Е(г (О) с выходов первого Г.ороговоо блока 5 поступают на нходы анализатора 8, включающего пересчетные 5 блоки 12,1-12.пО, задача каждого из которых заключается в подсчете числа единичнык символов в соответствующих ПОСТГДОВатЕЛЬНОСТЯХ На ДЛИНЕ ЗаЧЕтНОГО интервала а. Так. например, в момент вре- )О мени, соответствующий приходу )-го информационного символа входной последова Тел ьнос Ги канальных символов, синкроимпульсы СИ (фиг Зд), поступающими от распределителя 11 циклов, пооче редно открываются элементы И 17, 18, ичерез элементы ИЛИ 15 и "Запгэет 13 символы последоватеявностей ЕТ (О) и Е 2 )(0): )поочередно поступают нз сулмируюций ;ход ревесивнго 1. .т ика 21, где прсисхгр диг ик слолкение.,-)ти ж син;роимпульсыС( 1, НО ЗадГ)жНАЛЫЕ Нт ОДИ 1 тЗКТ ОСНОВ Ой Час ГОТЫ Г НЕрЗГГ ОЗ 31 Тар,одЫХ Ие. Пугн тээг, О Гк)эывзк)т зл".слеть И р) и 2 э аере. 1 их и э емены ИЛИ 16 и1 "Зев 25 Гтреэ,1;Ос егэсдно Г в( (эдгв в Г рого эгрогг- "сг. бг Окз 1) Гюсэ у 1 з 0 г эгтэлетд(татэтьногтГ Е 1 О) и О Е 2( )О) При этом элементы :;зргзт13 л 114 зззрещзют Однэвэелегное ПГЭГожДЕН(С ЕДИНИсНЫХ ГдВОт;ОВ На СУМЗГ (ГУК 1 г и ВЫЧИтЗЮЦий ВХОДЬ РГ,ОЕРСИЭНЕ С 1; т ИГ; 1 ТаКИМ ЭбЭЗЗОЛ, Г СЧЕТЧИКЕ 2б"1( О С т С т Н 1 О К Э 4 л гГ я И Н ф О )Э М тЭ ц и я П И,.тЭ ЭН 1 т 1СИ лсВОЛОВ БОГЛГ.ЭГ ВЗТЕЛиностя ( Г 1(О) И :, (О) ЗЗ ПОСЛЕ,тИЕ ГГ таК- ГВ.Управля още синхГилп; ьсы СИ(а)из лм р 4 т з 4 11 О т 1 э гН 14 1.4 к 1 т И гфИГ ЗД, 3) фор "Гу(Гтгся Сйтэдт/ОНиг, Об.1- . о м40 .И 4 Х)ЭгТМ ПУ ЭЬСЬ С 1 ЗСиОй ГОИГ(,1 КатЬЫХ СИМВОЛОВ С ГЬХГда СЧЕТЧИКа 22 ПО- ступают на синхровход регистра 2", сдэигз, обесгечивая циклический сдвиг записанной в ем комбиации "100". БлзгодарГ этому на выходах регисэ рз 23 сдвига появляются три последовательности синхроимпульсов, следующие с частотой, вгорое меньшей канальной частогы приема, и сдвину,ые одна относительно друой на один Такт этой час оты(фиг. Зд, е, ж). Последовательность силЕТ О Л О В, П О С Т У П З Ю Щ т Я С 13 Ы Х 0 Д О В П Е )Э В О 1 О разряда регистра 23 сдвига (фиг. Зд), и обраЗттЕТ ГТОС/СДОВаТЕЛЬНЭСГЬ СлХРОИМГТГЛЬГ ОВ СИ ), кгэтоРьс (сог.Упакэт н сооетствУю 11, с входы знзлизаторз 8 непоьредсттенго (гт Г. ЗД) С Э:"ДЭжКОР ЧЕРЕЗ ЭЛЕМЕНТ З,ДЕР- эрк 4 группы 24 (фи, Зз). Последоват.льно- СИ ЭИНХрОИ.1 ПуЛЬСОВ СИ1 (;Ит ИГ ЗЕ,1;, к, л), посгупзкцие с в 1 Г РОГО и трзье О ВЬ Ход(Эт ГЕГИСТр;4 23 Сдт Га СОС ТВ(ТстВЕН55 но. подаются на входы пересчетных блоков 12 1 -12 и, обеспечивая подсчет ненулевых символов в последовательностях Е(0), Е ")(О), Е )(О), Егь (0). После приема каждого канального сим вола на выходах анализатора 8 будет счи 1 ываться комбинация из по символов, каждый из которых соответствует одному из возможных вариантов разделения входной последовательности канальных символов на элементарные блоки сверточного кода, причем ргвильному разделению будет соответсгвов,гь символ "0", а неправильному - силлол "1 Другими словами, в данном усгройсее факт обнаружения синхронного состояния устанавливается тогда, когда в одной из последовательностей вектора ошибок число единичных символов на длине зачетного интервала не превышает порогового значения Рв, а во всех остальных последовательностях этот порог поевышен. оному состоянию будет соответствовать комбинация из одного нуля и поединиц, причем положение этого нуля в комбинации буде однозначно указывать, на сколько тактов необходимо произвести задержку входной последовательности канальньх символов для восстановления синхронного х 1 стояни. Эта комбинация аалиэируе-,я в дешифра горе 7, подключая соптветству ощии выход регистра 23 через элемент ИЛИ 27 к входу блока 9 ключеи и о; крыв: его в-менты оявления на выходах первого пэрпгового блока 5 символов последовате,ьносгей Е 1 0) и Е; О). Благодаря этоллуи (1)обеспечивается правильная коррекция гимволов пэследовательностей 1;(И) и0) в момент их записи в блок 10 коррекции. Синхроимгугьсы от генератора 31 тактовых им пульсо поступают а синхровход регистр; 9, обеспечивая цинлическии сдви записаннои в его ячейках комбинации "100100" и появление на его соответствующи; выходэк последоватегьностей синхроимп л,сов с частотой в трое ниже частоты самогое;ратора 31 тактовых импульсов и сдвинутых одна относительно другой на один такт этой часоты (фиг, Зм, н, о), Эти оследовательности подаются на первые входы эемелтоИ гругпы 26, вторые входь коорых подключены к выходам дешифратора 7. При с бнаружении фазовпо положения. деиифратор 7 открывает соответствуюпий элемент И группы 26. од на иэ последовательностей выходных сим волов, соответствующая фазовомуложеию, по,.тупает через элемент ИЛИ 28 и элемент 30 задержки нэ один из входов блока 10 аббес;е иввя выдачу содержимого 10 15 20 ) Г 10 4 С 45 50 получателю с равномерными промежутками времени.Применение ус 1 ройства в системах передачи дискретной информации, использующих высокоскоростные сверточные коды, позволит сократить информации при вхождении в синхронизм,Формула изобретения 1, Пороговый декодер сверточного кода. содержащий регистр сдвига, параллельные выходы которого подключены к входам вычислителя синдрома, выход которого соединен с первым входом сумматора по модулю два, второй вход которого объединен с информационным входом регистра сдвига и является информационным входом порогового декодера, выход сумматора по модулю два подключен к информационному входу регистра неравнозначности, первые выходы которого подключены к входам первого порогового блока, о т л и ч а ю щ и й с я тем, что, с целью расширения области применения за счет использования высокоскоростных сверточных кодов и повышения помехоустойчивости порогового декодера, в него введены второй пороговый блок, блок ключей, анализатор синдрома, дешифратор, блок коррекции и распределитель циклов, первый выход которого подключен к входам синхронизации блока коррек ии. регистра сдвиа и регистра неравноэначности, вторьв выходы которого подкл.чены к входам второго порогового блока, выходы которого подключены к первым информационным входам анализатора синдрома, выходы которого подключены к соответствуюцим входам дешифратора, выходы которого соединены с соответствующими первыми входалли распределителя циклов, второй-пятыи выходы которого подключены соответственно к первому- третьему входам синхронизации анализатора синдрома и первому входу блока ключей, выходы первого горогового блока подключены к вторым информационным входам анализатора синдрома и вторым входам блока ключей, выходы которого и шестой выход распределителя циклов подключены к сботверствующим управляющим входам блока коррекции, последовательный выход регистра сдвига подключен к информационному входу блока коррекции, выход которого являе ся выходом устройства. второй вход распределителя циклов является установоч,ым входом устроиства.2. Декодер по п, 1, отлич а ю щийся тем, что распределитель циклов содержит генератор тактовьх импульсов, счетчик импульсов, первый и второй регистры сдвига,1667264 12 Щ Е Рр Щ гг группу элементов задержки, первую и вторую группу элементов И, первый и второй элементы ИЛИ и элемент задержки, выход генератора тактовых импульсов подключен к входам синхронизации первого регистра 5 сдвига и счетчика импульсов, выход которого подключен к входу синхронизации второго регистра сдвига и является первым выходом блока, первые входы одноименных элементов И первой и второй групп обьеди нены соответственно и являются первыми входами блока, установочные входы генератора тактовых импульсов и первого и второго регистров сдвига объединены и являются вторым входом блока, выходы первого реги ь ггг ьЬЪ г, А 4 о о зги ггпу ггггг стра сдвига подключены к вторым входам элементов И второй группы, выходы которых подключены к входам второго элемента ИЛИ, выход которого подключен к входу элемента задержки, выход которого является шестым выходом блока, выходы разрядов второго регистра сдвига подключены к вторым входам соответствующих элементов И первой группы и являются непосредственно и через соответствующий элемент задержки группы соответственно вторым, третьим и четвертым выходами блока, выходы элементов И первой группы подключены к входам первого элемента ИЛИ, выход которого является пятым выходом блока. бган"г 5 гГ 75 г ю 5 у 5 з" Г 551 дойч)о ю.г г гг г г г г г л г )1 бб 7264 Составитель О.ТюринаЩа 5едактор А,Маковская Техред М.Моргентал Корректор В,Гирня Про твенно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина,аказ 2534 ВНИИПИ Госудэ Тираж 461 Подписноевенного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб, 4/5