Устройство для ввода информации

Изобретение относится к. вычислительной технике и может быть использовано как совместно с ЭВИ при постро. ении высокопроизводительных системсбора и обработки аналоговых данных,. так и отдельно при построении многоканальных информационно-измерительныхсистем.Цель изобретения - сокращение избыО.точности выводимой информации.В устройстве сокращение избыточности выходных данных обеспечиваетсяуменьшением служебных данных о временной привязке существенных отсчетов 15и усгранением кодов канальной привязки существенных отсчетов. При этомна выходе устройства Формируется бит.ориентированный код в виде следующейпоследовательности: С Тф. Х;, гдеС - бит текущего признака кода Галуа,который принимает значение 0 или1в зависимости от кодового ключа генератора кодов поля Галуа; Т; - бит признака существенности отсчета, причем 25при Т = 1 отсчет является существенным, а при Т = 0 - несущественным;Х - К-битовый двоичный код существенного отсчета (1 с - количество битовпоследовательного кодф Рсли текущийотсчет входного сигнала является существенным, а последующий отсчет является несущественным, то устройство формирует следующую последовательность: С1 Х С + ОС; Восстанов 35 ление сжатых сйгналов осуществляетсяпо меткам С, с учетом текуших значений признака Т,.На фиг. 1 приведена структурная .схема устройства 1 на Фиг, 2 - струк 40 :турная схема блока управления, на Фиг. 3 - структурная схема блокасравнения кодов; на фиг, 4 - струк" турнаясхема формирователя признака кода на йиг. 5 " временные диаграммыф45работы устройства.Устройство .содержит компараторы 1, первый счетчик 2, мультиплексор 3, первый 4 и второй 5 блоки памяти, второй счетчик 6, блок 7 сравнения, блок 8 управления, цифроаналоговый 50 преобразователь ОВП) 9, ключи 10, Формирователь 11 признака кода, тре. тий счетчик 12, первый 13 и второй 14 коммутаторы и элемент И 15 и имеет входы и выходы 16-19 устройства. 55Блок 8 управления состоит из пер- вого элемента ИЛИ 20, генератора 21 импульсов, триггера 22, первого элемента И 23, делителя частоты 24, второгоэлемента ИЛИ 25, элемента 26 задержки, формирователя 27 импульса, второго 28, третьего 29 и четвертого 30элементов И, третьего 31 и четвертого 32 элементов ИЛИ, пятого 33 и шестого 34 элементов И.Блок 7 сравнения содержит элемент35 сравнения, первый триггер 36, элемент ИЛИ 37, элемент И 38, элемент39 задержки и второй триггер 40.Формирователь 11 признака кодаобразуют элемент ИЛИ 4 1, одновибратор 42, регистр 43 и элементы 44 обратной связи.Устройство для ввода информацииработает следующим образом,Входные аналоговые сигналы поступают на входы устройства 16. На входы компараторов 1 подается выходнойсигнал ЦАП 9. Для приведения устройства в исходное состояние подаетсясигнал на управляющий вход 17. Приэтом счетчики 2, 6 и 12, триггер 22,делитель 24 блока 8 управления, и триг.гер 36 блока 7 сравнения сбрасываютсяв нулевое состояние, триггер 40 блока 7 сравнения устанавливается в единичное состояние, обеспечивается установка в начальное состояние Формирователя 11 (формирователь 11 можетбыть реализован на регистре сдвигас линейной цепью обратной связи),упрощенная структурная схема которогоприведена на фиг. 4 . Перепадом 1-0с выхода одновибратора 42 обеспечиваетсязапись врегистр сдвига 43 начального кода 1111, а также выдача фор"мирователем 11 текущего признакаС= 1 кода поля Галуа (перепадом1,0). В этом состоянии сигналом с первого выхода триггера 22 блока 8 управления (фиг. 5.2) разрешается работамультиплексора 3, блоки 4 и 5 памятипо входу записи - считывания переводятся в режим записи, сигналом с второго выхода триггера 22 (четвертоговыхода блока 8 управления) разрешается работа ключей 10 и запрещается работа второго коммутатора 14.Таким образом, в исходном состоянии с выхода формирователя 11 на первый вход второго коммутатора 14 поступает признак С ч 1 кода поля Галуа,на второй вход коммутатора 14 поступает бит признака Т существенностицифрового отсчета входного сигнала1649529 7текущий существенный отсчет. Для определения момента записи информациив соответствующий блок памяти в блоке 8 управления из сигнала снимаемо 5го с выхода блока 7 сравнения (Фиг,5 в),а также из сигналов, снимаемых с выходов делителя 24 частоты (Фиге 5 г,д),происходит формирование сигналов, раз,решающих прохождение импульсных сигналов с выхода Формирователя 27 на управляющие входы блоков 4 и 5 памяти(на фиг. 5 е - разрешающий сигнал дляпервого блока 4 памяти, на Фиг. 5 ж -для второго блока 5 памяти). При Формировании устройством кодас 1 (х 1 свОса 1 х васе а етсЙОсв садафиг. Я вапись ияйормапии в первыйрпоя 4 памяти осрпествпявтся в первом и четвертом кадрах, а запись ингоформации во второй блок 5 памяти -во втором, третьем, пятом и шестомкадрах. Формирование текущих битовС" признаков кода поля Галуа (последующих после С) осуществляется поспаду импульсов, снимаемых с первоговыхода триггера 22 (Фиг. 5 б).Во втором -кадре в начале циклааналого-цифровогопреобразования поддействием импульсов, снимаемых с вьгхода переноса первого счетчика 2,второй счетчик 6 последовательно изменяет свое состояние начиная с нулевого, которое сохранялось с моментанаступления цикла считывания и сжатия предыдущего кадра. Сохранение 35необходимого нулевого состояния вто; рого счетчика 6 достигается за счет, блокировки поступления импульсов переноса первого счетчика 2 сигналом,соответствующим. уровню "О , снимаемого с второго выхода триггера 22,Элемент 26 задержки, необходим дляуверенной блокировки импульса переноса первого счетчика 2 в конце цикласчитывания и сжатия,В начале последующих циклов измерения начиная со второго сигналом, снимаемым с второго выхода триггера 22(четвертый выход блока 8 управления),триггер 36 блока 7 сравнения переводится в единичное состояние. В результате разрешается прохождение импульсов переноса третьего счетчика 12 навторой вход триггера 40. Поэтому вначале последующих циклов считывания 55и сжатия триггер 40 находится в нуле-вом состоянии. Дпя определенного состояния первого счетчика 2 в процессе сравнения двоичнык кодов элементом 35 сравнения кодов на ее выходепоявится сигнал, соответствующий текущему признаку Т, существенностиотсчета, Поэтому единичный уровеньвыходного сигнала элемента 35 переводит триггер 40 в единичное состояние. При переходе первого счетчика2 в последующее состояние триггер40 импульсом переноса третьего счетчика 12 переводится в нулевое состояние, Элемент 39 задержки необходим для незначительной задержки выходного сигнала элемента 35 сравнения кодов.Второй существенный отсчет (Фиг. 5)считывается с второго блока 5 памятик первой группе входов второго коммутатора 14 в блоке 8 еуправления изсигналов, снимаемых с выхода блока 7 ср"внения. С первого выходного сигнала елителя 24 Формируется раэрешающ сигнал (фиг, 5.9), поступающий на второй управляющий вход коммутато" ра 13,Таким образом, за счет Формирования устройством признаков кодов поля Галуа, которые характеризуются глубокой рекурсивностью и обеспечивают плотную упаковку неповторяющихся двоичных кодов, а также за счет Формирования признаков информативности отсчетов сигналов осуществляется сжатие многоканальной информации. Приэтом решается проблема временной при:вязки существенных отсчетов и сокра,щается служебная информация до двухбитов. Формула и з обр ет ения 1, устройство для ввода информации,содержащее компараторы, первый и второй счетчйкир блок управления, цифроаналоговый преобразователь, мультиплексор, первый блок памяти, ключи,выход циАроаналогового преобразователя соединен с управляющими входамикомпараторов, входы которых являютсяинформационными входами устройства,выходы компараторов соединены с информационными входами мультиплексора,адресные входы которого соединеныс информационными выходами первогосчетчика и адресными входами первогоблока памяти, информационные входывыходы которого соединены с входамицифроаналогового преобразователя ивьходами ключей, вход начальной ус"тановки блока управления и входы сброса первого и второго счетчиков являются управляющим входом устройства, второй внход блока управления соединен с управляющим входом мульти 5 плексора и входом записи-считывания первого блока памяти, третий выход блока управления соединен с управляющим входом первого блока памяти, четвертый выход блока управления соединен с управляющими входами ключей, выход переполнения первого счетчика соединен с первым входом выбора режима блока управления выход мультиплексора соединен с информационным входом блока управления, выход переполнения и информационные выходы второго счетчика соединены с вторым входом выбора режима блока управления и информационными входами ключей соответственно, о т л и ч а ю щ е е с я тем, что, с целью сокращения избыточности выводимой информации, в него введены второй блок памяти, блок сравнения, формиро ватель признака кода, третий счетчик, первый и второй коммутаторы, элемент И, выход которого является управляющим выходом устройства, первый выход блока управления соединен со счетным входом третьего счетчика и первым входом элемента И, входы сброса третьего счетчика, формирователя признака кода и блока сравнения соединены с входом сброса первого счетчика, вход переполнения третьего счетчика соединен со счетным входом первого счетчика и первым управляющим входом блока сравнения, информационные выходы первого счетчика соединены с адресными входа 40 ми второго блока памяти, информационные входы-выходы первого блока памяти соединены с информационными входами первой группы блока сравнения и первого коммутатора, информационные входы-выходы второго блока памяти соединены с информационными входами второй группы блока сравнения и первого коммутатора и выходами ключей,пятый выход блока управления соединен со счетным, входом второго счетчика, шестой выход - с первым управляющим входом первого коммутатора, восьмой выход - с управляющим входом второго блока памяти, вход записи-считывания которого соединен с вторым выходом блока 55 управления и управляющим входом формирователя признака кода, выход которого соединен с первым информационным входом второго коммутатора, четвертый выход блока управления соединенс управляющим входом второго коммутатора и вторым управляющим входом блокасравнения, выход которого соединенс управляющим входом блока управления, вторым информационным входоми информационными входами первойгруппы второго коммутатора, информационные входы второй группы которогосоединены с выходами перво"о коммутатора, адресные входы которого соединены с информационными выходами третьего счетчика, первый выход второгокоммутатора является информационнымвыходом устройства, второй выход коммутатора соединен с вторым выходом;элемента И, информационные входытретьей группы второго коммутатора,подключены к шине логической единицы,2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок сравнения содержит элемент сравнения,первый и второй триггеры, элемент ИЛИ,элемент И, элемент задержки, первыйвход элемента ИЛИ и вход сброса пер"вого триггера являются входом сброСаблока, выход элемента ИЛИ через элемент задержки соединен с входом установки в "1" второго триггера, выход которого является выходом блока,входы первой и второй групп элементасравнения являются информационнымивходами первой и второй групп блока,- выход элемента сравнения. соединенсо вторым входом элемента. ИЛИ, входустановки в "1" первого триггера является вторым управляющим входом блока, выход первого триггера соединенс первым входом элемента И, второйвход которого является первым управ 1 пяющим входом блока, выход элементаИ соединен с входом сброса второготриггера,3. Устройство по л. 1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор импульсов,триггер, элемент задержки, формирователь импульса, четыре элемента ИЛИ,шесть элементов И и делитель частоты,выход генератора импульсов соединенс первым входом первого элемента И иявляется первым выходом блока, первый вход первого элемента ИЛИ и входсброса делителя частоты являютсявходом начальной установки блока, второй вход первого элемента ИЛИ и первый вход второго элемента И являютсяпервым входом выбора режима блока, выход первого элемента ИЛИ соединен с входом сброса триггера, прямой вход которого соединен с вторым входом первого элемента И.и является вторым выходом блока, выход первого элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого являетС информационным входом блока, выход второго элемента ИЛИ соединен с входом формирователя импульса, выход которого соединен с первыми входаьа пятого и шестого элементов И, " ,выходы которых являются третьим и восьмым выходами блока соответственно, инверснкй выход триггера соединен с входом элемента задержки и является четвертым выходом блока, выход элемента задержки соединен с вторым входом второго элемента И, выЮ ход которого является пятым выходомблока, вход установки в "1" триггераявляется вторым входом выбора режима,информационный вход делителя частоты,первые входы третьего и четвертогоэлементов И и третьего и четвертогоэлементов ИЛИ являются управляющимвходом блока, прямой выход делителячастоты соединен с вторыми входамичетвертого элемента И и третьего элемента ИЛИ, инверсный выход делителячастоты соединен с вторыми входамитретьего элемента И и четвертого элемента ИЛИ, выходы третьего и четвертого элементов И являются шестым иседьмым выходами блока соответственно, третий и четвертый выходы элементов ИЛИ соединены с вторыми входамипятого и шестого элементов И соответственно,1649529 Составитель И. КарноваТехред Л.Олийнык актор Л. Пчолинс Корректо уч Подпис ное крцтия ГКНТ ССС изводственно-издательский комбинат "Патент"г. Ужгород, ул. Гагарина, 1 О Заказ 15 ВНИИПИ Г Тираж 415 арственного комитета по 113035, Москва, Ж-З