Цифровой фильтр

(5 га 3 Н СВИ ЕЛЬСТВ и 12 постоянной каналов, блок6 памяти адрес ляемых инвертор рупповых сигн енных каналов-уплот- ледующнь исходит оного сигканалов с ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗ 21) 4374884/24-09(71) Специальное конструкторскотехнологическое бюро с опытным производством при Белорусском государственном университете им.В.И.Ленина(56) Авторское свидетельство СССРВ 1 401 480, кл . С 06 Р 1 5/353, 1 986 .(57) Изобретение относится к радиотехнике и позволяет повысить качество фильтрации. Цифровой фильтр содержит блок 1 оперативной памяти,накапливающие сумматоры 2, 5 и 6,коммутатор 3, умножитель 4, блок 7синхронизации, сумматоры 8 и 15, счечик 9 выборки, счетчик 10, блокипамяти, счетчик 13 4 элементов И, блок ов и блок 17 управов. Преобразование лов частотно бразом. Из входного групала частотно-уплотненнь входнои частотои дискретизации, связанной с граничной частотой сигналовпо каналам, формируются квадратурныедемодулированные составляющие. Затемпроизводится фильтрация и вместе стем понижается частота дискретизациДалее осуществляется восстановлениеисходного сигнала для каждого канала.Цель достигается за счет обеспеченияразделения группового сигнала частотно-уплотненных каналов, чтовыделить из него информацию по каждому из каналов. 2 ил,1 зобретение относится к радиотехнике и вычислительноР технике и моет быть использовано в устройствах многоканальной связи с цифровой обработкоР сигналов.Цель изобретения - повышение качества Фильтрации за счет разделения групповых сигналов частотно-уплотненных каналов. ОНа Фиг. 1 приведена электрическая структурная схема цифрового фильтра; на Фиг. 2 - электрическая структурная схема блока синхронизации.Цифровой фильтр содержит блок 1 5 оперативной памяти, второй накапливающий сумматор 2, коммутатор 3, умножитель 4, третий 5 и первый 6 накапливающие сумматоры, блок 7 синхронизации, сумматор 8, счетчик 9 выбор кц, счетчик 10, блок 11 постоянной памяти, дополнительный блок 1 2 по- стоянноР памяти, счетчик 13 каналов, блок 4 элементов И, дополнительный сумматор5, блок 1 6 памяти адресов и блок 17 управляемых инверторов,Блок 7 синхронизации содержит первый 18, второй 19 триггеры, первый элемент ИЛИ 20, генератор 21 синхроимпульсов, первый одноразрядный счет чик 22, первый коммутатор 23, третий триггер 24, первый элемент И 25, первый Формирователь 26, второй одноразрядный счетчик 27, второй Формиров тель 28, второй коммутатор 29, тре" тий Формирователь 30, второР элемент И 31, пятыР формирователь 32, второй элемент ИЛИ 33, четвертый Формирова - тель 34.40Блок 1 оперативной памяти содержит 2 ИЯ ячеек, где ( - число каналов,с - длина Фильтра. На второй адресный вход блока 1 оперативной памяти поступают старшие разряды адреса с вы 45 хода счетчика 13, размерность которого равна 1 о 8 Д, на первый адресный вход блока 1 поступают младшие разряды адреса с выхода блока 17, который представляет собой 1 оя с элег 50 ментов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первые входы элементов соединены между собой и являются управляющим входом, блок 14 представляет собой группу из 1 оя Я элементов И, первые входы которых соединены между собой и явля 55 ются первым входом блока 14, блок 16 содержит 1 ор М(0+) ячеек ., Блок 11 согдержит И/2, ц дополцитегп цый блок 12 содержит 2 М ячеек, первый счетчик О и счетчик 9 имеют разрядность 1 о 8 М, причем второй выход счетчика 9 представляет собой выход 1 ор 1.-го разряда счетчика, первый выход счетчика 10 представляет собой выход всех разрядов счетчика, кроме первого, второй выход счетчика 1 0 является выходом старшего разряда, третий выход счетчика О - выходом первого разряда счетчика, третий вход дополнительного сумматора 15 представляет собой (Я+) младших разрядов адреса, причем первый разряд соединен с источником уровня логической единицы, второй и первый входы дополнительного сумматора 15 представляют собой М старших разрядов адреса, причем второй вход является младшим разрядом группы из М разрядов, первыР вход является входом старших разрядов группы из М разрядов, остальные разряды группы из М разрядов соединены с источником уровня логического нуля.Преобразование групповых сигналов частотно-уплотненных каналов происходит следующим образом: из входногогруппового сигнала частотно-уплотнеицых каналов с входной частотой дискретизации Г , связанной с граничной частотой сигналов по каналам Г форГ, М 1.мулоР У-2, причем Г,1.Вьх=Д Их -- Формируются квадратурные демодулированные составляющие в соответствии с выражениемУ (1) = У(1) я 1 п(4(23+1)/Ь М),Ус(1) = 1(1) соЯ(4 ю (23+1) /. М),О, , Я; 1 = 1 1.,где У(1) - текущая выборка сигнала.Затем производится фильтрация и вместе с тем понижается частота дискретизации до Гв соответствии с формулой(1 с) - коэффициент имлульсноР характеристики фильтра,Затем в соответствии с выражениемХ (1) = Х (1) я 1 п(41/М)Х (1) со я (41/М)с15664 20 производится восстановление исходного сигнала для каждого канала. На вход цифрового фильтра поступает групповой сигнал частотно-уплотненных каналов, . где содержится информация по каналам,5 каждый из которых находится на своей несущей частоте.Цифровой фильтр работает следующим образом.1 ОВ исходном состоянии счетчики 9, 10,13, блок 16 и дополнительный сумматор 1 5 обнулены, На вход устройства Х 1 поступает групповой сигнал частотно-уплотненных каналов, который сопровождается импульсами сопровождения на управляющем входе устройства Х 2. Импульс сопровождения на управляющем входе Х 2 переводит в следующее состояние счетчик 9 и поступает на второй вход Х 4 блока 7, который начинает вырабатывать управляюшие импульсы первого этапа отработки, На управляющий вход коммутатора 3 с пятого выхода 77 блока 7 поступает уп равляющий код, в результате чего вход устройства Х 1 подключается к второму входу умножителя 4, первый вход которого подключен к выходу блока 12, в котором хранятся значения тригономет рических множителей модулирующей функции, Результат умножения значения входной выборки на значение первой тригонометрической составлякщей по импульсам, поступакщим с восьмого35 выхода 710 блока 7, заносится в первую половину блока 1 по адресу, сформированному на втором адресном входе счетчиком 1 3 и первом адресном входе сумматором 8 (адрес на выходе сумма тора 8 равен адресу на первом выходе счетчика 9) . Затем импульс с седьмого выхода 76 блока 7 поступает на управляющий вход блока 1 2, в результате чего из указанного блока считывается 45 значение второй тригонометрической составляющей, которое поступает на первый вход умножителя 4, с выхода которого произведение входной выборки на вторую тригонометрическую составляющую модулирующей функции заносится во вторую половину блока 1 по импульсам, поступающим с восьмого выхода 710 блока 7. Импульсы с шестого выхода У 8 блока 7 поступают на управляющие входы дополнительного сумматора 15, блока 16 и первый (инверсный вход) блока 14, открывая его. С первого выхода счетчика 13 код номера 69 бобрабатываемого канала через второйвход блока 14 поступает на третийвход дополнительного сумматора 15,суммируется с содержанием блока 1 6и заносится в блок 16 по тому же адресу (соответствует адресу считываемого иэ блока 12 значению тригонометрического коэффициента модулирующейфункции, который используется дляформирования квадратурных составляющих по данному каналу).Затем тактовый импульс с четвертого выхода У 9 блока 7 переводит в следующее состояние счетчик 13 и обработка выборки по следующему каналу происходит аналогично,После записи в блок 1 по . каналамимпульс с второго выхода счетчика 13поступает на третий вход У 6 блока 7и переводит устройство в режим ожидания до прихода следуншего липуд сасопровождения на управляюший вход Х 2устройства, По следующему импульсусопровождения на этом входе указанная процедура повторяется для следующей выборки по всем каналам. Послеобработки 1 о 1, выборок на второмвыходе счетчпа 9 формируется импульс, который поступает на четвертый вход Х 5 блока 7 и переводит егов режим формирования управляюших сигналов второго этапа обработки, Счетчики 13 и 9 сбрасываются по заднемуФронту своего старшего разряда.На втором этапе обработки с третьего выхода 75 блока 7 на вход счетчика 10 поступают тактовые импульсы,с выхода которого Формируемые кодыпоступают на первый вход сумматора 8и адресный вход блока 11, Те же тактовые импульсы с первого выхода УЗблока 7 поступают на управляющий входвторого накапливающего сумматора 2.Из первой половины блока 1 по адресу,сформированному на выходе сумматора8, считывается значение первого операнда и заносится во второй накапливающий сумматор 2, затем на управляющий вход блока 1 7 приходит импульс стретьего выхода счетчика 10, в результате чего значение следующего операнда считывается из блока 1 по преобразованному блоком 17 коду (этосвязано с тем, что импульсная характеристика Фильтра сюметрична), иснова заносится во второй накапливающий сумматор 2. На управляющий входкоммутатора 3 поступает код с пятоговыхода У 7 блока 7, в результате чего к выходу коммутатора 3 подключается его третий вход. Значение суммы с выхода второго накапливающего сумматора 2 поступает на второй вход умножителя 4, на первый вход которого поступает значен.,;. коэффициента импульсной характеристики Фильтра с выхода блока 11. Произведение с вы О хода умнокителя 4 заносится в первый накапливающий сумматор 6 по импульсу, поступающему на его управляющий вход с второго выхода У 4 блока 7. Этот же импульс обнуляет второР на капливающий сумматор 2, импульс с третьего выхода У 5 блока 7 переводит счетчик 10 в следующее состояние и обработка следующеР пачки выборок по первому каналу происходит аналогично.После обработки 1 одИ выборок первой половины блок 1 своим старщим разрядом обнуливает счетчик 10, на выходе первого накапливающего сумма - тора 6 и выходе устройства У 1 (выход У служит для контроля правильности функционирования устройства) Формируется значение первоР квадратурной составляющей первой преобразованной точки по первому каналу. Затем ЗО на пятом выходе У 7 блока 7 формируется управляющий код для коммутатора 3, в результате чего к его выходу подключается его второй вход, Имп;льс на седьмом выходе У 6 блока 7 пере ключает блок постоянной памяти, в результате чего к первому входу умножителя 4 подклк 1 чается выход блока 12. С выхода первого накапливающего сумматора 6 значение преобразовачноР 40 первой квадратурной составляющей через второй вход коммутатора 3 поступает на второй вход умножителя 4, на первый вход которого поступает значение тригонометрического коэффициен та модулирующеР функции, считываемое из блока 12 по адресу, сформированному на выходе дополнительного сумматора 15 путем сложения кода канала и кода ячейки, записанной в блок 1 6 по текущему адресу в первом такте преобразования. Затем с выхода умно- жителя 4 по импульсу на пятом выходе У 7 блока 7 произведение заносится в третий накапливающий сумма 55 тор 5, имг.ульсом на втором выходе У 4 блока 7 обнуляется первый накапливающий сумматор 6, Импульс на восьмом выходе У 10 б.и ка 7 переклю чает половины блока 1 (выбирается вторая половина). ТактовыР импульс с третьего выхода У 5 блока 7 приходит на вход счетчика 10 и переводит его в следующее состояние, из второР половины блока 1 считывается значение второй квадратурной составляющей первоР выборки по первому каналу, и указанная процедура обработки повторяется для второй квадратурной составляющей. После обработки и записи в третий накапливающий сумматор 5 преобразованной второй квадратурной составляющей на дополнительном выходе устройства У 2 формируется значение первой преобразованноР точки по первому каналу, Затем импульсом с четвертого выхода У 9 блока 7 счетчик 13 переводится в следующее состояние, импульсом на пятом выходе У 7 обнуляется третий накапливающий сумматор 5 и далее происходит обработка следующего канала указанным образом.Бпок 7 синхронизации работает следующим образомИмпульс сопровождения с второго входа Х 4 блока 7 устанавливает триггер 18. Уровень логической единицы с выхода триггера 1 8 через элемент ИЛИ 20 поступает на вход генератора 21 сннхроимпульсов и разрешает его раооту. С выхода триггера 18 уровень логической единицы поступает на первый вход элемента И 31, на второР вход этого элемента поступают тактовые импульсы с выхода генератора 21 синхроимпульсов, Г выхода элемента И 31 на восьмой выход У 10 блока 7 поступают управляющие сигналы записи - чтения для блока .Тактовые импульсы с выхода генератора 21 синхроимпульсов поступают на вход элемента И 25 и вход сброса третьего триггера 24, с выхода триггера 24 уровень логического нуля поступает через пятый У 7 выход блока 7 синхронизации на управляюший вход коммутатора 3. Уровень логического нуля с выхода триггера 1 9 поступает на управляющие зходы коммутаторов 23 и 29, подключая к выходам коммутаторов первые входы, и на второй вход элемента И 25, блокируя на первом этапе прохождение тактовых импульсов с первого входа этого элемента на третий У 5 и первый УЗ выходы блока 7. Этот же уровень, поступая на седьмой У 6 выход блока 7, выбирает блок 11 ипоступает через пятый У 7 выход блока 7 на управляющий вход коммутатора 3 (при комбинации 00 к выходу коммутатора 3 подклк 1 чен первый вход, 1 05 третий вход, 01 - второй вход) . С выхода генератора 21 синхроимпульсов тактовые импульсы поступак т на вход одноразрядного счетчика 22, с выхода которого импульсы поступают на первые О входы коммутаторов 23 и 29 и вход формирователя 30. На его выходе Формируются короткие импульсы, которые поступают на первый г 3 выход блока 7 и являются импульсами обнуления второго 5 накапливающего сумматора 2, и, поступая на второй выход блока 7 синхронизации, являются импульсами записи в первый накапливающий сумматор 6.С выхода первого коммутатора 23 тактовые импульсы через седьмой выход блока 7 поступают на вход счетчика 13, а через четвертый выход - на управляющий вход дополнительного блока 12, где управляк 1 т считыванием 25 первой или второй квадратурной компоненты модулирующей Функции. С выхода второго коммутатора 29 тактовые импульсы через восьмой выход блока синхронизации поступает на вход управ 30 ления блока 1, где управляют выбором первой или второй половины блока 1 . Эти же импульсы формируют на выходе формирователя 34 короткие импульсы, которые поступают на шестой выход блока 7 и управляют записью в блок 16. После считывания выборки по всем каналам импульс на третьем входе блока 7 сбрасывает триггер 18. Уровень логического нуля с выхода триг гера 8 через элемент ИЛИ 20 поступает на вход генератора 21 синхроимпульсов и блокирует его. С приходом следующего импульса сопровождения на второР Х 4 вход блок 7 работает 45 указанным образом.На втором этапе обработки импульс на четвертом входе блока 7 Формирует на выходе Формирователя 26 короткий импульс, который устанавливает триггер 1 9, на выходе элемента ИЛИ 33 (второй У 4 выход блока 7) формирует импульс обнуления первого накапливающего сумматора 6, Уровень логической единицы с выхода триггера 1 9 поступает на управляющие входы коммутаторов 23 и 29, первый вход элемента И 25 и второй вход элемента ИЛИ 20. На выходе элемента ИЛИ 20 формируется сигцлл, к торкп цос туцлет на вход гецерл тора 21 сицхроимпульсов и разрешает его рлботу, с выхода генератора 2 тактовые импульсы поступают на второЙ вход элемента И 25. Уровень логической единицы в инверсном выходе триггера 24 тлкже поступает нл третий вход элемента И 25, на выходе которого формируктся тактовые импульсы, которые через первый УЗ и третий У 5 выходы блока 7синхронизации поступают на входы счетчика 1 О и второго накапливающего сумматора 2. Уровень логической единицы с выхода триггера 19 поступает на седьмой выход Уб блока 7. Этот же сигнал поступает через пятьп выход г 7 блока 7 на управляюпиР вход коммутл - тора 3.После Формирования И импулг сов нл третьем выходе 75 блока 7 импульс на первом входе ХЗ блокл 7 устлцлвливает триггер 24. Уровень логической единицы с выхода триггера 24 поступает нл вход одцорлзрядного счетчика 27, через пятый выход У 7 блока 7 нл управляющий вход коммутлторл 3, через шестой выход блокл 7 - цл управляющий вход блока 16, С помопгью формирователя 32 Формируется цл выходе элемента ИЛИ 33 и втором выходе блока 7 импульс обцулеция первого накапливающего сумматора б, С выхода одноразрядного счетчика 27 сигналы поступают на вторые входы коммутаторов 23 и 29. На выходе первого коммутатора 23 через четвертыР выход 79 блока 7 формируется тактовый импульс для счетчика 13 и через седьмоР выход гб блока 7 поступает нл вход блока 11 . На выходе второго коммутатора 29 через восьмой выход 710 блокл 7 формируется управляющий сигнал для блока 7, а также для блокли через формирователь 34 цл шестом выходе У 8 блока 7 формируется импульс записи в блок 16. На пятый выход У 7 блока.7 поступают с выхода одноразрядного счетчика 27 сигцллгп упрлвления для третьего накапливлюшего сумматора 5 и по заднему Фронту этих сигналов нл выходе формирователя 28 Формирук 1 тся короткие импульсы, обнуляющие третиг накапливающий сумматор 5.ПредлагаемыЙ Фильтр позволяет разделить групповой сигнал члстотноуплотненньгх клнллов и выделить из него информацию цо к,.жлому из каналов.Формула изобретения Цифровой фильтр, содержащий последовательно соединенные умножитель и5 первый накапливающий сумматор, выход которого является выходом циФрового Фильтра, последогтельно соединенные блок оперативной памяти и второй накапливающий сумматор, последовательно 10 соединеннье счетчик, сумматор и блок управляемых инверторов, выход которого соединен с первым адресным входом блока оперативной памяти, счетчик выборки, первый выход которого соединен 15 с вторым входом сумматора, счетчик каналов, первый выход которого соединен с вторым адресным входом блока оперативной памяти, блок постояннойпамяти, выход которого соединен с пер 20 вым входом умножителя, а адресный вход блока постоянной памяти соединен с первым выходом счетчика, и блок синхронизации, первый вход которого соединен с вторым выходом счетчика, третий выход которого подключен к второму входу блока управляемых инверторов, второй вход блока синхронизации является управляющим входом цифрового фильтра и соединен с входом 30 счетчика выборки, а третий вход блока синхронизации соединен с вторым выходом счетчика каналов, причем первый, второй, третий и четвертый выходы блока синхронизации соединены с 35 управляющими входами второго и первого накапливающих сумматоров и входами счетчика и счетчика каналов со - ответственно, о т л и ч а ю щ и й с я тем, что, с целью повышения качества 40 фильтрации за счет разделения групповых сигналов частотно-уплотненных каналов, введены коммутатор, первый вход которого является входом цифрового фкпьтра, второй и третий входы соединены с выходами первого и второго накапливающих сумматоров соответственно, а выход коммутатора подключен к второму входу умножителя,третий накапливающий сумматор, вход которого соединен с входом блокаоперативной памяти и выходом умно- жителя, а выход третьего накапливающего сумматора является дополнительным выходом цифрового фильтра, и последовательно соединенные блок элементов И, блок памяти адресов, дополнительный сумматор и дополнительныйблок постоянной памяти, выход которого соединен с первым входом умножителя, причем управляющие входытретьего накапливающего сумматора и коммутатора соединены с пятым выходом блока синхронизации, шестой выход которого соединен с управляющими входами блока гамяти адресов идополнительного сумматора, вторымвходом дополнительного сумматора ипервым входом блока элементов И,второй вход которого соединен с первым выходом счетчика каналов, второй выход счетчика выборки соединенс четвертым входом блока синхронизации, седьмой и восьмой выходы которого соединены с управляющими входами блоков постоянной памяти и блокаоперативной памяти соответственно,а выход блока элементов И соединен стретьим входом дополнительного суМматора,1566469 Корректор И.МУ Редактор И. Пулл ное НТ СССР О Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гага ЗаказВНИИПИ Составитель С, Музыч Техред М.Ходанич 28 Тираж 659 Подпиосударственного комитета по изобретениям и открыти 3035, Москва, Ж, Раущская наб., д, 4/