Устройство для приема кодированных сигналов

СОЮЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ц Н 04 В 1/ГЯ 393г г ,Р. 3."143О ЕТЕНИ 1.,А ТЕПЬСТВУ 2,Б Фиг. 3 определена Фиг.Устрощий бло2, выходблокпамяти,ности уИЛИ 8,нератор диосвяприеме мации ак и к ра при нфор о, т шения, ой реш енератор 3, первый ементовдлитель- элемент а структурнаяедлагаемого- структурнаяего блока; на ок ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТГЮ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ И И АВТОРСНОМУ СВИДЕ(71) Киевский институт инженеровгражданской авиации им. 60-летия СССР(56) Авторское свидетельство СССРИ 617850, кл. Н 04 В 1/06, 1947.(54) УСТРОЙСТВО ДЛЯ ПРИЕМА КОДИРОВАНННБХ СИГНАЛОВ(57) Изобретение относится к радиосвязи. Цель изобретения - повышениедостоверности приема. Устройство содержит решающие блоки (РБ) 1 и 3,стробирующий генератор 2, блоки 4 и9 задержки, блок 5 элементов памяти,блок определения (БО) б длительностиуровней, триггер 7, элемент ИЛИ 8,генератор 10 тактовых импульсов иблок принятия (БП) 11 решения. Приотсутствии входной полезной информаИзобретение относитсязи и может использоватьсякодированной дискретной ипо каналам связи как радипроводных.Цель изобретения - ловытоверности приема.На Фиг, 1 изображенэлектрическая схема прустройства; на Фиг, 2схема выходного решающ,.80155586 ции устройство находится в режиме"скользящего окна", при котором производится поиск разрешенного сигналадля входа в синхронизацию, При демодулировании хотя бы одной единицыинформации устройство ею синхронизируется, выставляет сигнал "Захват"и следит за появлением следующей информации. В случае ее отсутствия устройство Формирует сигнал "Потерябита" вместо информационных сигналовсохраняя синхронизацию по последнемуинформационному сигналу. Если сигналов "Потеря бита" меньше И и за нимиследует хотя бы один информационныйсигнал, то синхронизация "привязывается" к нему и отсчет И производится сначала. При формировании сигналов "Потеря бита" ю И устройствоснимает сигнал "Захват".и переходитв режим "скользящего окна" для поиска разрешенного сигнала для входав синхронизацию. Устройство по пп.3 и 4 ф-лы отличается выполнением Р3, БО б и БП 11. 3 з.п.ф-лы, 4 ил,структурная схема блокния длительности уровне4 - блок принятия рейство содержит входн1, стробирующий гной решающий блокадержки, блок 5 элблок 6 определенияовней, триггер 7,торой блок 9 задержки,1 О тактовых импульсов, 155586450 11 принятия решения, Выходной решающий блок 3 состоит из перемычек 12, элементов ИЛИ 13, триггеров 14 элементов И 15. Блок 6 состоит из элемента НЕ 16,элементов ИСКЛЮЧАЮЩЕЕ ИЛИ .17,элементов И 18.Блок 11 состоит из первого 19 и второго 20 сцетциков, пер вого 21, второго 22, третьего 23 эле-, ментов И, первого 24, второго 25 элементов ИЛИ, первого 26, второго 27 блоков задержки, первого 28, второго 29 триггеров и инвертора 20.Устройство работает следующим образом. 5Входной решающий блок 1 после необходимого усиления осуществляет бинарное квантование кодированного сигнала, т.е. принимает решение о том, сигнал какого логического уровня "0" или "1" в данный момент поступает на вход. С выхода входного решающего блока 1 сигнал поступает на вход стробирующего генератора 2. Последний вырабатывает короткие импульсы 25 уровня логической "1" на любое изменение логического уровня (с "0" в "1" или " "1" в "0") на его входе. Импульсы сигнала от стробирующего генератора 2 опрашивают блок 6 определения длительности уровней и после задержки в блоке 4 обнуляют блок 5. Блок 4 необходим для того, чтобы один и тот же импульс со стробирующего генератора 2 сумел опросить блок 6 определения длительности уровней35 и только потом обнулить блок 5. Последний, представляющий собой последовательно соединенные ячейки памяти (триггеры), с общими цепями тактиро" 40 вания (сдвига) и сброса (обнуления), на вход первой из которых подан сигнал уровня "1", после каждого предыдущего обнуления сигналом "Сброс" последовательно заполняется уровнем н". Время заполнения уровнем "1" определяется частотой сигнала "Такт" .генератора 10, подаваемого на вход тактирования блока 5 и на вход блока 11.Блок 6 при опросе сигналом от стробирующего генератора 2, воспринимая сигналы с выхода блока 5, выдает сигналы соответствия одной из определенных длительностей неизменного логического уровня на выходе 551 входного решающего блока 1. Сигналы с выхода блока 6 поступают на выходной решающий блок 3, в котором принимается решение, соответствует лй последовательность логических уровней на выходе входного решающегоблока 1 последовательности для сигнала "1" или "0". Сигналы поступают на соответ ствующие входы тригге-ра 7 (являющимся КБ-триггером,а также на элемент ИЛИ 8, с выхода которого сигнал поступает на блоки 3, 9 и 11), переводя и его в состояние " 1" или "0" и пройдя элемент ИЛИ 8 и блок 9 синхронизируют информацию.Блок 11 оценивает период поступления информационных сигналов и, если каждый следующий из них после предыдущего не происходит за время передачи единицы информации плюс максимальный допуск, то принимается решение о том, что данная единица информации не демодулирована правильно (из-за ее отсутствия или искажения при передаче) и вместо информационного сигнала Формируется сигнал "Потеря бита". Причем поступление любого из информационных сигналов устанавливает в начальное состояние измеритель их периода поступления. Причем, если первый сигнал "Потеря бита" формируется через время передачи единицы информации плюс максимальный допуск, то следующий сигнал "Потеря бита" формируется через время передачи единицы информации минус максимальный допуск, а следующие (И) сигнала "Потеря бита" следуют через время, равное передаче единицы информации относительно последнего информационного сигнала. Это необходи" мо для поддержания синхронизма демодуляции при пропадании ( И единиц информации после хотя бы одного информационного сигнала.Если после Формирования М сигналов "Потеря бита" после последнего информационного сигнала информационные сигналы не появляются, сигналы "Потеря бита" начинают следовать с периодом, равным времени передачи единицы информации плюс максимальный допуск, Эта особенность формирования сигнала "Потеря бита" используется в выходном решающем блоке 3 для обеспечения режима "скользящего окна", при котором обеспечивается поиск разрешающего сигнала для входа в синхронизацию, та к как сигналы "Потеря бита" и с выхода элемента ИЛИ 8 приводят в исходное начальное положение5. 1систему определения соответствияпоследовательности логических уровней на выходе входного решающего блока 1 последовательности для сигнала"1" или "0"Причем блок 11 формирует также сигнал "Захват", несущийинформацию о том, что включен режим"скользящего окна" или. выключен, чтосвидетельствует о наличии или отсутствии полезной информации во входномкодированном сигнале, т.е. канал занят или свободен,Таким образом, при отсутствии полезной (разрешенной) информации навходе устройство не формирует сигнал "Захват" и находится в режиме"скользящего окна", при котором производится поиск разрешенного сигнала для входа в синхронизацию. Придемодулировании хотя бы одной единицы информации устройство ею синхронизируется, выставляет сигнал "Захват" и следит за появлением следующей информации. В случае ее отсутствия устройство формирует сигналы"Потеря бита" вместо информационныхсигналов, сохраняя синхронизацию попоследнему информационному сигналу.Если сигналов "Потеря бита" быломеньше И и за ниии последовал хотябы один информационный сигнал, синхронизация "привязывается" к нему иотсчет И производится сначала. Приформировании сигналов "Потеря бита"М устройство снимает сигнал "Зах"ват" и переходит в режим "скользящего окна" для поиска разрешенногосигнала для входа В синхронизацию,Выходной решающий блок 3 работает следующим образом.Импульсные сигналы, несущие информацию о приеме определенного неиз"менного уровня сигнала на входе заданной длительности, с выхода блока6 полинии поступают на одни контактные поля перемычек 12, На другие контактные поля перемычками заводятсяте сигналы, последовательное чередование которых соответствует сигналам."1" и "0". Любой иэ сигналов "Потерябит" или с выхода элемента ИЛИ 8,пройдя элемент ИЛИ 13, сбрасываетв "0" все триггеры 14, После этогопервый в цепочке триггер 14 взводится в состояние "1" при приходе на еговход соответствующего сигнала с линии. При этом все остальные триггеры14 не взводятся, поскольку их входы 55 Я 64 бблокированы впередистоящими триггерами через элементы И, 15. Последнийтриггер 1 М в цепочке взводится в состояние "1" лишь при последовательномприходе с определенных линии. Теперьчсигнал с линии, несущий информациюо завершающем фрагменте одного из кодированных сигналов, через открытыйэлемент И 17 формирует сигнал "1"или "0". Этот сигнал сформированлишь в том случае, если последовательность поступления сигналов с линии не прервет один из сигналов "Потеря бита" или с выхода элементаИЛИ 8Блок 6 работает следующим образам, С выхода блока 5 на каждый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 17 поступает 20 пара сигналов Е, соответствующихминимальной и максимальной длительности 1-го фрагмента демодулированного входного сигнала, С выходавходного решающего блока 1 поступает 25 сигнал о логическом уровне сигналана выходе этого блока, с выхода стробирующего генератора 2 поступает импульсный сигнал о завершении сигналапостоянного уровня на входе блока 1,который стробирует элементы И 18,при этом сигнал появляется на выходетого из них, на входах какого изэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ 17 имеютсяуровни различной величины (свидетельствующие о нахождении длительности постоянного уровня сигнала вопределенном интервале) и какой уро.вень имеет этот сигнал, Таким образом сигналы с выходов блока 6 несут 40 информацию О приеме ОпределеннОгонеизменного входного уровня сигнала заданной длительностиБлок 11 работает следующим образом. После прихода сигнала устанав- .45 ливаются в. состояие 0 счетчики19 и 20, триггер 29 и в состояние"1". При этом элементы И 21 и 22заперты, а элемент И -"3 Открыт дляпрохождения сигналов по первым входам. Импульсы сигнала, непрерывнопоступающие с выхода генератора 10,подсчитываются счетчиком 19, Значение С выбирают таким образом, чтобысигнал на выходе С счетчика 19 появился при подсчете им числа импульсов сигнала с выхода генератора 10,соответствующего оптимальному вре 1555864менному интервалу передачи одногобита информации сигналом на входе,значение Е выбирают соответствующимвременному интервалу передачи одногобита информации плюс максимальновозможный допуск, а значение Ь выбирают соответствующим временному интервалу передачи одного бита инфор"мации минус максимально возможныйдопуск,При появлении сигнала на выходеС счетчика 19 дальнейшее его прохождение запрещает элемент.И 21. Счетчик 19 продолжает подсчитывать импульсы сигнала с выхода генератора10, появившийся сигнал с выхода Ссчетчика 19, пройдя элемент И 22 иэлемент ИЛИ 24, поступает на выход"Потеря бита", пройдя блок 27, подсчитывается счетчиком 20, устанавливает в состояние "1" триггер 29 иобнуляет счетчик 19, При этом элемент И 21 открывается. Значение счетчика 20 выбирают соответствующим максимальному числу последовательно принятых и не индифицированных при декодировании как "1" или "0" бит информации, при котором устройство автоматически поддерживает самосинхронизацию по принятой информации и непереходит в режим поиска информации(режим скользящего окна). Счетчик 191продолжает (с нулевого значения) под.считывать импульсы сигнала с выхода генератора 10 и при появлении35сигнала на выходе Ь сигнал проходитэлементы И 21, ИЛИ 4, поступает навыход "Потеря бита", пройдя блок 27,подсчитывается счетчиком 20 и обнуляет счетчик 19. При этом сигнал свыхода элемента И 21, пройдя блок 27,устанавливает в "0" триггер 18, приэтом элемент И 21 запирается.Счетчик 19 продолжает (с нулевого 45значения) подсчитывать импульсы сигнала с выхода генератора 10. При появлении сигнала на выходе Ь дальнейшее его прохождение запрещает элемент И 21. При появлении сигнала навыходе С он проходит элементы И 22,ИЛИ 24, поступает на выход "Потерябита", проходит блок, подсчитываетсясчетчиком 20 и обнуляет счетчик 19.Продолжая подсчитывать импульсы сиг"нала выхода генератора 1 О, счетчикснова обнуляется сигналом со своеговыхода С, который поступает и навыход "Потеря бита". Так продолжается И раз до тех пор, пока очереднойсигнал с выхода "Потеря. бита", поступив на вход счетчика 20, не переводит его в состояние И, при которомна выходе инвертора 30 возникает уровень логического "0", поступающийна выход "Захват", что вызывает запрет прохождения сигналов через элементы И 22 и 23. Дальнейшая работасчетчика 19, подсчитывающего импульсысигнала с выхода генератора 24, приводит к его досчету до Е.Сигнал с выхода Е счетчика 19,пройдя элемент ИЛИ 24, поступает навыход "Потеря бита" и обнуляет счетчик 19. Так продолжается до тех пор,пока не поступит очередной сигналвыхода генератора 10, который можетпоступать в любой момент времени,приводящий блок 11 в исходное состояние.Таким образом, блок 11 принятиярешения после поступления сигналаустанавливает уровень "1" на выходе"Захват" и поддерживает его такимв течение формирования И импульсовсигнала на выходе "Потеря бита". Приэтом импульсы сигнала на выходе "Захват" появляются не с равномернымпериодом, а пропорционально значению величин Ь, С, Е, а именно:ЕЬССССС Причем количество импульсов сигнала с периодом С соответствует значению И, после чего значениесигнала на выходе "Захват" принимаетзначение "0", а период сигнала навыходе "Потеря бита" соответствуетзначению Е,Формула изобретения1. Устройство для приема кодированных сигналов, содержащее входной решающий блок, вход которого является входом устройства, блок элементов памяти, генератор тактовых импульсов, стробирующий генератор, блок принятия решения, первый выход которого соединен с первым входом выходного решающего блока, о т л ич а ющ е е с я тем, что, с целью повышения достоверности приема, введены два блока задержки, блок определения длительности уровней, элемент ИЛИ и триггер, причем выход входного решающего блока соединен с входом стробирующего генератора и первым входом блока определения длительнос55864Оэлементов ИСКДОЧАОЦЕЕ ИЛИ являютсясоответствующими входами блока определения длительности уровней, выходпервого и второго элементов ИСКЛ 10 ЧАЮ 5ЩЕЕ ИЛИ соединен с третьими входамисоответствующих элементов И, выходыкоторых являются выходами блока определения длительности уровней. тия решения, выход второго элемента ИЛИ соединен с вторым входом первого счетчика, третий выход которого сое 45 динен с третьим входом первого элемента ИЛИ, выход второго триггерасоединен с третьим входом первогоэлемента И и. с вторым входом второгоэлемента И, третий вход которого 50 является вторым выходом блока принятия решения и соединен с вторым входом третьего элемента И и выходомэлемента НЕ, охсд которого соединенс выходом второго счетчика, второйвход которого соединен с выходомтретьего элемента И. 55 915 ти уровней, второй вход которого и вход первого блока задержки соединены с выходом стробирующего генератора, выход первого блока задержки соединен с первым входом блока элементов па" мяти, второй вход которого и первый вход блока принятия решения соедине" ны с выходом генератора тактовых импульсов, выходы блока элементов.памяти через блок определения длительности уровней соединены с соответствующими входами выходного решающего блока, второй вход которого, вход второ" го блока задержки и второй вход блока принятия решения соединены с выходом элемента ИЛИ, входы которого соединены с соответствующими входами триггера и выходами выходного решающего блока, выход триггера является информационным вьиодом устройства, выходом синхронизации которого является выход второго блока задержки, первый и второй выходы блока принятия решения являются соответственно выходами "Потеря бита" и "Захват" устройства2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что выходной решающий блок состоит из перемычек, одни клеммы которых являются соответствующими входами выходного решающе" го блока, другие клеммы соединены с первыми входами соответствующих элементов И, вторые входы которых соединены с выходами соответствующих триггеров, Б-входы двух триггеров соединены с соответствующими другими клеммами перемычек, Б-входы остальных триггеров, соединены с выходами соответствующих элементов И, К-входы. всех триггеров соединены с выходом элемента ИЛИ, входы которого являются первым и вторым входами, выходного решающего блока, выходы двух соответствующих элементов И являются выходами выходного решающего блока.3. Устройство по и. 1,. о т л и ч а ю щ е е с я тем, что блок определения длительности уровней состоит из элемента НЕ, вход которого, а также первые входы первого и предпоследнего элементов И являются первым входом блока определения длительности уровней, вторым входом которого являются вторые входы всех элементов И, входы первого и второго 10 15 20 25 ЗО 35 40 4, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок приня" тия решения состоит из первого и второго счетчиков, первого, второго и третьего элементов И, первого и второго элементов ИЛИ, первого и второго блоков задержки, первого и второго триггеров и инвертора, причем вторым входом блока принятия решения является первый вход первого счетчика, первый выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ и входом первого блока задержки, выход которого соединен с первым входом первого триггера, выход которого соединен с вторым входом первого элемента И, второй выход первого счетчика соединен с первым входом второго элемента И, выход которого соединен с вторым входом первого элемента 1 ЛИ, выход которого является первым выходом блока принятия решения и соединен с входом второго блока задержки, выход которого соединен с первым входом второго элемента ИЛИ, Б-входом второго триггера и первым входом третьего элемента И, второй вход второго элемента ИЛИ соединен с первым входом второго счетчика, Я-входом первого триггера, В-входом второго триггера и является первым входом блока приня"155586 Составитель Н.Лазареваедактор И.Бланар Техред М,двдык Корректор А.Обручар Подпи Заказ 563 Тираж 532 8 НИИПИ Государственного комитета по изобретеки 113035, Москва, %-35, Раушская