Цифровое устройство для обработки информации частотных датчиков

СОЮЗ СОВЕТСКИХсОциАлистичеснихРЕОЪБ ЛИК 19) (1 4 С 01 К 23/1 О САН ОРСКОМ ИЗОБРЕТЕН И НАВ(57) Изобретениевано.в информацитехнике. Цель източности измерени ожет быть использно-измерительнойретения - повышеничто достигается ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И 07 НРЦТИНпРи Гкнт сссР СВИДЕТЕЛЬСТВУ идетельство СССР01 К 23/10,18.09.85 РОИСТВО ДЛЯ ОБРАБОТТОТНЫХ ДАТЧИКОВ дением запоминающего устройства 7, в которое заносятся калибровочные коды, учитывающие начальный разброс частот датчиков. Измерение частот датчиков осуществляется непрерывно измерительными каналами 4-п, данные из которых поступают в блок 6 вычисле ний, в котором вычисляются истинные значения частот датчиков с учетом начальных условий и нестабильности задающего генератора 1. Устройство также содержит формирователь 2 эталонных интервалов, блок 3 управления, шину 5 данных, шину 8 выбора измерительного канала, распределитель 9.2 з.п. ф-лы, б ил.Изобретение относится к измерительной технике .и мажет быть исйользовано при построении .генераторов опорной частоты в информационно-измерительной технике.5Целью изобретения является повыше+ ванне точности измерения.На фиг. 1 представлена Функциональная схема предлагаемого устройства, на фиг. 2 - функциональная схема блока управления; на фиг, 3 - функциональная схема блока вычислений;на фиг. 4- функциональная схема распределителя; на фиг.5 - функциональная схема формирователя импульсов управления, на фиг. 6 - временные диаграммы работй устройства.Устройство (фиг. 1) содержит задающий генератор 1, формирователь 2 эталонного интервала, блок 3 управления, измерительные каналы 4-14-п, шину 5 данных, блок 5 вычислений, запоминающее устройство 7, шину 8 выбора измерительного канала, распределитель .25 9.Выход задающего генератора 1 сое-. динен с входом. формирователя 2 и первыми входами измерительных каналов 4-ь й блока 3 управления. Выход фор;мирователя 2 соединен с вторыми входа-, ,ми блока 3 управления и измерительных каналов 4-. Первый выход блока 3 управления соединен с первым входом блока 6 вычислений, выход которого соединен с первым входом распределителя 9. Второй выход блока 3 управления соединен с первым входом запоминающего устройства 7 и с вторым входом распределителя 9, выход которого через шину 8 соединен с третьими входами измерительных каналов и вторым входом запоминающего устройства 7. Выходы измерительных каналов 4- и выход запоминающего устройства через шину 5 данных соединены с вторым входом блока 6 вычислений. Частотные датчики соединяются с третьими входами измерительных каналов 4-х,Блок 3 управления (фиг. 2) содержит счетчик 10, элемент НЕ 11, счетчик 12 адреса, регистр 13 сдвига, элемент НЕ 14, регистр 15 сдвига, элемент ИЛИ 16, элементы НЕ 17-20,Выход первого разряда счетчика 1055 является одним из первых выходов блока 3. Выход последнего разряда счетчика 10 соединен с тактовым входом регистра 13 и через элемент НЕ 14, с тактовым входом регистра 15,Тактовыйвход счетчика 10 является первымвходом блока 3. Выходы регистра 13соединены с соответствующими входамиэлемента ИЛИ 16 и с входами элементовНЕ 17-19, выходы которых являются первыми выходами блока 3, Выход элемента ИЛИ 16 соединен с Р-входом регист-ра 15, выход первого разряда которогосоединен с Р-входом регистра 13 ивходом элемента НЕ 20, выход которогоявляется одним из первых выходов блока 3, Выходы счетчика 12 являютсявторыми выходами, а тактовый входсчетчика 12 одним из первых выходовблока 3. Вход элемента НЕ 11 является вторым входом блока 3. Выход элемента НЕ 11 соединенс тактовым входом счетчика 12.Измерительный канал 4- (фиг. 1)содержит вход 21 формирователя 22 импульсов управления, счетчики 23 к 24,регистры 25 и 26,Первый выход формирователя 22 соединен со .счетным входом счетчика 24,установочный вход которого соединен сустановочным входом счетчика 23 и соединен с вторым выходом формирователя22. Третий выход формирователя 22 соединен с входами разрешения записи ре"гистров 25 и 26, выходы которых являются выходами измерительного канала4-х. Выходы счетчиков 23 и 24 соединены с входами соответственно регистров 25 и 26, входы выбора микросхемкоторых являются третьими входами измерительного канала 4-х,Первый, второй входы формирователя 22 являются соответственнопервым, вторым входами измерительного канала 4-, Счетный вход счетчика 23 соединен с третьим входом фор"мирователя 22 и является четвертымвходом измерительного канала.Блок 6 вычислений (фиг, 3) содержит регистр 27 адреса, программируемое постоянное запоминающее устройство (ППЗУ) 28, арифметическое устройство 29, двунаправленные ключи 30,мультиплексор-демультиплексор 31,триггер 32, элементы И-НЕ 33-35.Выходы регистра 27 соединены садресными входами ППЗУ 28, перваягруппа выходов которого соединена спервыми входами арифметического устройства 29, вторые входы-выходы которого являются вторыьи входами блока6, Вторая группа выходов ППЗУ 28 сое5 1525609 динена с соответствующими входами параллельной записи информации, начиная с первого разряда, регистра 27, вход нулевого разряда которого соединен с выходом мультиплексора"демуль 5 типлексора 31, адресные входы которого соединены с третьей группой выходов ППЗУ 28, четвертая группа выходов которого соединена с входами управления 1 О двунаправленных ключей 30, входы которых являются первыми входами блока 6. Выходы двунаправленных ключей 30 соединены с соответствующими входами синхронизации арифметического устрой ства 29, третья группа входов-выходов которого соединена с информационными входами мультиплексора-демультиплексора 31. Пятая группа выходов ППЗУ 28 является выходом блока 6. Тактовый 20 вход регистра 27 соединен с выходом элемента И-НЕ 34, первый вход которого соединен с выходом элемента И-НЕ 33, а второй вход - е выходом элемента И-НЕ 35. 25Первый вход элемента И-НЕ 33 соединен с тактовым входом триггера 32 и является одним из первых входов блока б, Второй вход элемента И-НЕ 33 соединен с прямым выходом триггера ЗО 32 и с входом разрешения записи регистра 27. Инверсный выход триггера 32 соединен с первым входом элемента И-НЕ 35, второй вход которого и 0- вход триггера 32 являются соответству" ющими первыми входами блока 6.Распределитель 9 (фиг. 4) содержит мультиплексоры-демультиплексоры 36, 37-137-и. Адресный вход мультиплексора-демультиплексора 36 является 40 первым входом распределителя 9. Информационные входы мультиплексора-демультиплексора 36 соединены с общей шиной, а выходы соединены с информационными входами соответствующих мультиплексо ров-демультиплексоров 37-137-и, выходы которых являются выходами распределителя 9. Адресные входы мультиплексоров-демультиплексоров 37-д являются вторыми входами распределителя 9., Формирователь. 22 импульсов управления (Фиг. 5) содержит триггеры 38 и 39, регистр 40 сдвига, элементы НЕ 41 и 42, элемент И-НЕ 43, элемент НЕ 44, элементы И-НЕ 45-47, элемент И 48.Прямой выход триггера 38 соединен с Э-входом триггера 39 и с гервым входом элемента И-НЕ 43, второй входкоторого соединен с инверсным выходомтриггера 39. Выход элемента И-НЕ 43через элемент НЕ 44 соединен с информационным входом регистра 40, выходпервого разряда которого соединен спервыми входами элементов И-НЕ 45 и47, Выход второго разряда регистра 40соединен с первым входом элементаИ-НЕ,46 и через элемент НЕ 41 с вторым входом элемента И-НЕ 45. Выходтретьего разряда регистра 40 черезэлемент НЕ 42 соединен с вторыми входами элементов И-НЕ 46 и 47. Выходэлемента И-НЕ 47 соединен с первымвходом элемента И 48, второй вход которого соединен с П-входом триггера38 и является вторым входом Формиро"вателя 22. Третий вход элемента И 48соединен с тактовым входом регистра40 и является первым входом форкравателя 22. Тактовые входы триггеров38 и 39 объединены и являются третьимвходом Формирователя 22. Вьжоды элемента И 48, элементов И-НЕ 46 и 45являются соответственно первым, вторым, третьим выходами Формирователя 22,ЦиФровое устройство для обработкиинформации частотных датчиков работает следующим образом.,При включении питания (источникпитания не показан) возбуждается задающий генератор 1, и его сигналы частотой Ед поступают в Формирователь 2эталонного интервала и в блок 3 управления. В формирователе 2 эталонногоинтервала формируется эталонный временной интервал, имеющий длительностиимпульса и периода соответственноравные и/Йо, и/й (фиг. бб).Длительность импульсов частоты опроса и,П, должна быть больше, чем(1,5-2)1,щ, длительносгь периода импульсов частоты опроса зависит от требуемой погрешности измеряемой частотыГ;, Погрешность измерения определяется 2/и. Блок 3 управления вьрабатывает сетку синхронизирующих сигналов для управления блоком 6 вычислений и код адреса измерительного канала 4-и, поступающий по шине 8 в распределитель 9 и запоминающее устройство 7.Процесс измерения и обрабогки информации рассмотрим на примере рабо ты одного из измерительньж каналов 4-и.Во время действия импульса эталонного временного интервала, поступающего в блок 3 управления, на первый5 вход блока 6 вычислений осуществляется задание нулевого (начального) ацреса (Фиг. 3) и измерение приращения частоты Е, частотного датчика.10Измерение частоты Й. датчика осуществляется следующим образом.По фронту импульсов эталонного сигнала из измеряемого сигнала Формируется одиночный импульс (Фиг. 6 б, в, г), В свою очередь, по Фронту измеряемого сигнала эталонных импульсов Формируется сигнал записи информации, сигнал установки, сигнал. блокировки (фиг. 6 е, ж, и).2 ОПо сигналу записи (третий выходФормирователя 22) содержимое счетчиков 23 и 24 переписывается соответственно в регистры 25 и 26, При этом в 25регистр 25 записывается число импульсов измеряемой частоты й, на,интерва-,ле и/У, а в регистр 26 число импульсов и + из - и, где и - число им 2пульсов частоты й между фронтом изме ряемой частоты и спадом иьинульсов эталонного интервала; и - количество импульсов эталонной частоты Е , во время которых происходит формированиеимпульсов записи и установки, и- количество импульсов эталонной частотыЙ между фронтом опорного интервалаи фронтом измеряемого сигнала ,.Далее осуществляется процесс обработки, Во время импульса эталонногоинтервала происходит установка нулевого адреса в блоке 6 вычислений,Импульс временного интервала уточняется по фазе при помощи синхронного 45 0-триггера 32 фиг. 3) по отношению к фронту одного из синхронизирующих сиг" налов, поступивших с первого входа блока,6. На вход регистра 27 поступает сигнал последовательной записи информации, одновременно через элемент И-НЕ 35 разрешается прохождение сигнала задающего генератора й /ш на вход синхронизации регистра 27, где через ш - количество периодов частоты5 Г К /ш на всех выходах записывается нублевая микрокоманда. По окончанию импульса эталонного интервала регистр 27 переходит в режим параллельной записи информации, прохожцеые сигналов задающего генератора через элемент И-НЕ 35 запрещается, а через элемент И-НЕ 33 разрешается прохождение синхронизирующего сигнала смены адреса в регистре 27. Начинается выполнение микропрограммы.За время цикла измерений блок 6 вы-.- числений последовательно обрабатывает информацию каждого измерительного канала 4-и. Алгоритмы работы для каждого канала оцинаковые. Цикл измерений подразделчется на одинаковые временные интервалы. Пауза интервала используется длч задания нулевого адреса. С приходом импульсного интервала начинается обработка инФормации. По нулевому адресу на шине В 1 ППЗУ 28 устанавливается .микрокоманда начальной установки, на шине В 2 - следующий адрес, на шлне ВЗ - сигналы, разрешающие прохождение сигналов синхронизации на входы СЯ, ОРА, 1 РА арийметического устройства 29, осуществляется начальная установка арифметического устройства 29, По окончанлю синхросигнала 1 РА в регистр 27 записывается 0+1 адрес. Начинается выполнение следующей микрокоманды, .например счлтывание информации нз выходных ре истров измерительных канапов 4-и,Адрес считываемого регистра задается через распределитель 9 имеющий две координаты;. код ацреса измеритель-. ного канала, код адреса регистра в измерительном канале. В результате опроса регистров в арифметическое уст"; ройство 29 заносятся значения И,(ии); + АГ (,=1,п), далее через шину микрокоманд В 1 заносятся постоянные значения частот Г Е чисел (поо и + п), осуществляется вьчислепле приращения частот 6 Г,М -- АЬЕ- Г .;,1:о(и+и ) + (и-и ) +и " огде И - количество периодов измеряе мого сигнала 2, относительно эталонного интервала и/Го- начальная частота частотногодатчикаучет нача.льну-. у, ловий, по каждому измеряемому параметру осуше ствляется при. помощи запоминающего устройства 7, В результате первоначальной настройки набирается двоичный коц числа, характеризуюший фактичес 9 152560 кое эчачение измеряемого параметра.Г в каких-то определенных условиях. Например, при 20 С для однозначностибпроцесса вычислений должна соответст 5 вовать частота 16000 Гц. Фактически ,при 20 С датчик выдает частоту ,16 100 Гц (разброс параметра в процессе изготовления). Разница между Фак:тическим значением частоты и требуе мым значением частоты составляет 100 Гц и в виде двоичного кода 1100100 заносится в запоминающее устройство 7.Формула изобретения1. ЦиФровое устройство дпя обработки информации частотных датчиков, содержащее зацаюший генератор, выход которого соединен с входом Формирователя эталонного интервала, выход которого соединен с первым входом блока управления, отличающе ес я тем, что, с целью повышения точности измерений, в .него введены М измерительных каналов, блок вычислений, запоминающее устройство, распределитель. причем выход задающего генератора соединен с вторым входом блока. управленияо и первимн входами измерительных каналов, вторые входы которых соединены с выходом Формирователя эталонного интервала, первый выход блока управления соединен с первым входом блока 35 вычислений, выход которого соединен с первым входом распределителя, второй вход которого соединен с вторым выходом блока управления и первым входом запоминающего устройства, второй 40 вход которого соединен с выходом распределителя и третьими входами измерительных каналов, выходы которых и выход запоминающего устройства соединены со вторым входом блока вычис лений,Ого соединен с входами разрешения записи первого и второго регистров, выходы которых являются выходами измерительного канала, выходы первого и второго счетчиков соединены с соответствующими входами первого и второго регистров, входы выбора которых являются третьими входами измерительного канала, первый и второй входы Формирователя импульсов управления являются соответственно первым и вторым входами измерительного канала, счетный вход второго счетчика соединен с третьим входом Формирователя импульсов управления и .является четвертым входом измерительного канала,3, Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что блок вычислений содержит регистр адреса, программируемое постоянное запоминающее устройство, арифметическое устройство, двунаправленные ключи, мультиплексордемультиплексор, тоиггер, первьй второй и третий элементы И-НЕ выходы регистра адреса соединены с адресно входами программируемого постоянного запоминающего устройства, перва:; группа выходов которого соединена с лзрвьщи входами арифметического устройства вторые входы-выходы которого являются вторьии входами блока зыцисления, вторая группа выходов программируемого постоянного запоминающего устройства соединена с соотвегствуп.нмнвходами параллельной записи ннФормации регистра адреса, начиная с первого разряда, а вход нулевого разряда которого соединен с выходом мультиплексора-демультиплексора, адресные входы которого соединены с трегьей группой выходов программируемого постоянного запоминающего устройства, четвертая группа зыходов которого соединена с входами управлежя двунаправленных ключей, входы которых являют 2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что измерительный канал содержит Формирователь им" 50 пульсов управления, первый и второй счетчики, первый и второй регистры, первый выход Формирователя импульсов управления соединен с счетным входом первого счетчика, усгановочный вход которого соединен с установочньм входом второго счетчика и соединен с вторым выходом Формирователя импульсов управления, третий выход которося первьвад входами блока вычислений, выходы двунаправленных ключей соединены с соответствующими входамн синхронизации ариФметнческого устройства, третья группа входов-выходов которого соединена, с инФормационньвп входами мультиплексора-демультиплекс ора,пятая группа выходов программируемогопостоянного запоминающего устройстваявляется выходаи блока вычисленийтактовый вход регистра адреса соединенс выходом первого элемента И-НЕ, пер-вый вход которого соединен с выходомвторого элемента И-НЕ, а второй вход -с выходом третьего элемента И-НЕ,Первый вход второго элемента И-НЕ,соединен с тактовым входом триггераи является одним из первых входовблока вычислений, второй вход второгоэлемента И-НЕ соединен с прямым выходом триггера и с входом разрешениязаписи регистра адреса, инверсный выход триггера соединен с первым входомтретьего элемента И"НЕ, второй входкоторого и Э-,вход триггера являютсясоответствующими первыми входами блока вычислений.1525 б 09 Фие Составитель Ю. Сибиряедактор .Т.Парфенова Техред Л.Сердюкова ктор О,Кравцо ираж 714 роизводственно-издательский комбинат "Патент", г, Ужг ул ина,ЗаказВНИИПИ дарственного комитета 113035, Москва, Ж Подписное изобретениям и открытиям при ГКНТ СССР5, Раушская наб., д, 4/5