Кодирующее устройство

СОЮЗ СОВЕТСКИХ.СОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК АЙ)4 Н 03 М 5/1 ПИСАНИЕ ИЗОБРЕТЕНАВТОРСКОМУ СВИДЕТЕЛЬСТВУ ЕЕ УСТРОЙСТВ(54) КОДИРУ (57) Изобре лительной т ение относитсхинке, можетцифровых, сисции и позволя к вычис -ыть иса также снижение ч оты син и пре ы 10 ил емах перт повысиза счет пользованодачи информбыстродейст ро зации мультиплексораователя 1. 1 з,п, ф-л е устройс об ГОСУДАРСТВЕННЫЙ КОМИТПО ИЗОБРЕТЕНИЯМ И ОТНРЬППРИ ГКНТ СССР(56) Авторское свидетельство СССР У 1339894, кл. Н 03 М 5/14, 1985.Генератор импульсов Г 5-9 1, Техническое описание и инструкция по эксплуатации ГВ 3,264. 119 ТО,БО 1510093 снижения частоты синхронизации, Кодирующее устройство (код 5 В 6 В) соржит преобразователь 1 последоваельного кода в параллельный, делиель 2 частоты, элементы 3,4 задерж ки, буферные регистры 5,6, преобразователь 8 алфавитных кодов, регистр 9 управления, блок 10 формирования тактовых импульсов, триггеры 11, 12 и мультиплексор 16. Благодаря введению буферного регистра 7, триггера 13 и элементов ИЛИ-НЕ 14, 1 обеспечивается точная привязка выходных сигналов и сигналов переза1510093 50 Изобретение относится к вычислительной технике и может быть исполь" зовано в цифровых системах передачи информации. 5Цель изобретения - повышение быстродействия за счет снижения частоты синхронизации.На фиг. 1 приведена блок-схема кодирующего устройства, на фиг, 2-6 - 10 схемы выполнения соответственно преобразователя последовательного кода в параллельный, делителя частоты, преобразователя алфавитных кодов, регистра управления и блока формирова ния тактовых импульсов на фиг. 7 - схема выполнения третьего буферного регистра и мультиплексора; на фиг,8 - алгоритм работы устройства; на фиг. 9 и 10 - временные диаграммы 20 работы.Кодирующее устройство содержит преобразователь 1 последовательного кода в параллельный, делитель 2 частоты, первый и второй элементы 3 и 4 задержки, первый - третий буферные регистры 5-7, преобразователь 8 алфавитных кодов, регистр 9 управления, блок 10 формирования тактовых импульсов, первый т третий триггеры 11-13, первый и второй элементы ИЛИ-НЕ 14 и 15 и мультиплексор 16. На фиг. 1 обозначены информационный и тактовый входы 17 и 18.Преобразователь 1 последовательно го кода в параллельный (фиг.2) выполнен на триггерах 19. На фиг.2 показаны тактовые входы 20 и выходы 21 преобразователя 1.Делитель 2 частоты (фиг,3) содер-. 40 жит триггеры 22, имеет выходы 23,Элементы 3 и 4 задержки могут быть выполнены на отрезках коаксиальных кабелей, благодаря изменению длины которых можно регулировать ве личину задержки.Преобразователь 8 алфавитных кодов предназначен для преобразования пятибитовых слов в шестибитовые и содержит (фиг.4) блоки 24 постоянной памяти (реализуемые на ПЗУ). На фиг. 4 обозначены входы 25, первые и второй выходы 26 преобразователя 8.Регистр 9 управления представляет собой регистр сдвига и может быть выполнен (фиг.5) на триггерах 27 и элементах НЕ 28 и имеет информационный и тактовые входы 29 и 30, первые и второй выходы 3 1. Блок 10 формирования тактовых импульсов (фиг.6) содержит первый ивторой выделители 32 и 33 тактовогосигнала, элемент ИЛИ 34,формирователь35 импульсов и первый - третий выходы 36,Третий буферный регистр 7 можетбыть выполнен (фиг.7) на триггерах37, а мультиплексор 16 - на элементах ИЛИ-НЕ 38 и элементах НЕ 39. Нафиг. 7 показано соединение выходоврегистра 7 с информационными входамимультиплексора 16, а также обозначены информационные и тактовый входы40 и 4 1 регистра 7, управляющие входы42 и первый и второй выходы 43 мультиплексора 16,Алгоритм образования кода 5 В 6 Взаключается в преобразовании модыисходной последовательности Б изпяти бит в шестибитовую моду Я;16Очевидно, что из пяти бит можно сформировать 32 кодовые группы, которымбудут соответствовать И кодовых группиз шести бит, где МЪ 32., =Игде Г - некоторое функциональноенелинейное преобразование(алфавит кодирования),Сформируем два модернизированныхалфавита , и Б; в которых каждой4пятибитовой моде Б, будут соответ 1 рствовать две трехбитовые моды Я иа1 ьЯ; по принципу, показанному нафиг. 8. В соответствии с этим запрограммированы блоки 24 преобразователя 8.Реализация предложенного алгоритма образования кода позволяет производить обработку и.преобразованиесигналов на половинной частоте,Кодированное устройство функционирует следующим образом.Информационные сигналы поступаютна вход 17 (фиг.9 а). Тактовые сигналы с частотой следования с входа 18через элемент 3 задержки (фиг,9 б)подаются на вход делителя 2 частоты,на выходах 23 которого формируютсясдвинутые сигналы (фиг.9 в-ж), которые используются для записи информации в преобразователь 1 с частотой синхронизации Р(5, с последующей перезаписью информации в регистр5. Одновременно сигналом перезаписис выхода 23, 1 делителя 2 происходитзапись информации с выходов преобЧ515разователя 8 в регистр 6 и триггер11 в цепи обратной связи преобразо"вателя 8Этот же сигнал с выхода23, 1 делителя 2 поступает на входырегистра 9 управления и блока 10формирования тактовых импульсов,При поступлении сигнала синхронизации с частотой 0,2 Р на вход выделителя 32 тактового сигнала наего выходе формируется сигнал с частотой 0,6 Г (фиг.9 з), На выходахэлемента ИЛИ 34 формируются противофазные сигналы (фиг.9 и,к). Эти сигналы формируются по длительности довеличины 1/2, 4 Г формирователем 35(фиг.9 л), Из этих сигналов при помощи выделителя 33 формируются сигналы с частотой 1,2 Г (фиг.9 м), которые через элемент 4 задержки посту.пают на вход синхронизации триггера12,При подаче на информационный вход29 регистра 9 управления сигналов спервого выхода 23, 1 делителя частоты на его втором и первых. выходах 3 1формируются сигналы управления (фиг.9 н-р) . Информационные сигналы с выходов 26. 1 преобразователя 8 переписываются в регистр 6. С целью совмещения во времени с сигналами, кото.рые на выходе имеют частоту дискретизации 0,6 и 1,2 Г, применен промежуточный регистр 7, запись информации в который осуществляется сигналами с второго выхода 3 1,2 регистра19 (фиг.9 н). Так как фронт тактовыхсигналов на первом выходе 36.1 блока 10 задержан относительно фронтасигналов синхронизации на величинузадержки, то необходимым условием нормальной перезаписи информациив регистр 9 управления будет:л 1(, ( (, ( юО - ВРгде С, - начальная величина задержкидля обеспечения нормальнойработы первого разряда 27. 1регистра 9 управления.Таким образом, информационные сигналы на выходе регистра 7 жестко привязаны с сигналами с частотой следования 0,6 Р,Допустим, что на первом - шестомвыходах регистра 7 формируются сигналы, приведенные на фиг. 1 О а-е, ана первых выходах 3 1.1 регистра 9управления имеются сигналы, приведенные на фиг. 10 ж-и, Очевидно, 10093 5 1 О 15 20 25 30 35 40 45 50 55 что на выходах элементов 38. 1-38.3, образующих проводное ИЛИ, будут сигналы, приведенные на фиг. 10 к, а на выходах элементов 38.4-38.6, образующих проводное ИЛИ, будут сигналы, приведенные на фиг. 10 л, Соответствующие им инверсные сигналы на выходах 43.1 и 43.2 представлены на фиг.10 м, н. Прямые и инверсные тактовые сигналы с частотой 0,6 Р приведены на фиг. 10 о,п. Тогда на выходе триггера 13 будут сигналы, представленные на фиг, 10 р, а на выходах элементов ИЛИ-НЕ 14 и 15 (условно электрически разъединенных) " сигналы, приведенные на фиг. 10 с,т. Суммарный кодовый сигнал показан на фиг. 10 у.Таким образом, частота синхронизации преобразователя 1 и мультиплек. сора 16 снижена до величины 0,2 Р, а за счет третьего буферного регистра 7 обеспечивается точная временная привязка выходных тактовых сигналов и сигналов перезаписи. Формула изобретения 1. Кодирующее устройство, содержащее преобразователь последовательного када в параллельный, информационный вход которого является информационным входом устройства, а выходы соединены с соответствующими информационными входами первого буферного регистра, выходы которого подключены к соответствующим информационным входам преобразователя алфавитнык кодов, первые и второй выходы которого соединены с информационными входами соответственно второго бубер- ного регистра и первого триггера, первый элемент задержки, блок формирования тактовых импульсов, первый и второй выходы которого- непосредственно и через второй элемент задержки подключены к тактовым входам соответственно регистра управления М второго триггера, первые выходы регистра управления соединены с управляющими входами мультиплексора, делитель частоты, первый выход которого подключен к тактовым входам буферных регистров и первого триггера, выход которого соединен с тактовым входом преобразователя алфавитных кодов, выход второго триггера является выходом устройства, о т л и ч а 1510093ю щ е е с я тем, что, с целью повышения быстродействия за счет снижениячастоты синхронизации, в устройствовведены третий буферный регистр, третий триггер, первый и второй элементы ИЛИ-НЕ, вход блока формирования тактовых импульсов объединен синформационным входом регистра управления и первым тактовым входом преобразователя последовательного кодав параллельный и подключен к первому выходу делителя частоты, вход первого элемента задержки является тактовым входом устройства, выход первого элемента задержки соединен свходом делителя частоты, вторые выходы которого соединены с соответствующими вторыми тактовыми входамипреобразователя последовательногокода в параллельный, выходы второгобуферного регистра и второй выходрегистра управления подключены соответственно к информационным и тактоному входам третьего буферного регистра, первые и вторые выходы которого соединены с одноименными информационными входами мультиплексора, первый и второй выходы которого подключены соответственно к первому входупервого элемента ИЛИ-НЕ, информационному входу третьего триггера, выход которого соединен с первым входом второго элемента ИЛИ-НЕ, второй 5вход первого элемента ИЛИ-НЕ подключен к первому выходу блока формирова.ния тактовых импульсов, третий выход которого соединен с тактовымвходом третьего триггера и вторым 10 входом второго элемента ИЛИ-НЕ, выходы элементов ИЛИ-НЕ подключены кинформационному входу второго триггера.2, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок форми 1рования тактовых импульсов содержитпервый и второй выделители тактовогосигнала, формирователь импульсов иэлемент ИЛИ, вход первого выделите ля тактового сигнала является входомблока, выход первого выделителя тактового сигнала соединен с входомэлемента ИЛИ, прямой выход которогоподключен к входу формирователя им пульсов и является первым выходомблока, выход формирователя импульсов соединен с входом второго выделителя тактового сигнала, выход которого является вторым выходом блока, З 0 инверсный выход элемента ИЛИ является третьим выходом блока.1510093 Л г,10 Редактор Е. Папп ектор Т, Мал Подписно Тираж 884 и ГКНТ ССС Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 ЗакВНИИПИ 5829/56Государственног113035 Составитель О. Ревинский Техред Л.Олийнык К комитета по изобретениям и открытиямМосква, Ж, Раушская наб д. 4/5