Режекторный фильтр

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИ Ю 11 29293. САНИЕ ИЗОБРЕТЕН ВИДЕТЕЛЬСТ ВТОР СИ иисти с" пхздА ственный НОмитет сссРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Винницкий политехниче тут(56) Авторское свидетельство СССРВ 1187242, кл. Н 03 Н 17/04, 1984,(57) Изобретение относится к радиотехнике, м.б, использовано для подавления помех. Цель изобретения - расширение диапазона управления полосойрезекции и повышение помехоустойчивости блока управления. Резекторный.фильтр содерзит вычитающий у-ль 1,ключи 2 и 3, интеграторы 4 и 5, ком. 11 4 Н 03 Н 17/04 17/06 006 Р 15/3 мутатор 6,АЦП 7, сумматор 8, блокпамяти 9, регистр 10, ЦАП 11, фильтр12 нижних частот, блок 13 управления,г-р 14 тактовых импульсов. В предпагаемом устр-ве введение блока 15 поэволяет изменять значение кода, полученного в результате аналого-цифрового преобразования на выходе интегратора, в К раз (К ( 1), что эквивапентно изменению в К раз постоянной интегрированияв . Изменяя значениеКЬГ в широких пределах, мозно соответственно в широких пределах управ-лять полосой режекции 4 альтра. Поскольку от времени разряда конденсатора зависит максимальное быстродействие режекторцого фильтра, то его"уменьшение приведет к увеличению быстродействия и, следовательно, к раширению частотного диапазона, 5 ил,Изобретение относится к радиотехнике, может быть использовано дляподавления помех, например, при измерении малых сигналов на фоне зна 5чительно превосходящих их по уровнюпромыпленных помех и является усовершенствованием изобретения по авт.св, В 1187242,Цель изобретения - расширение диапазона управления полосой режекции;и повышение помехоустойчивости блокауправления,На фиг. 1 представлена функциональная схема режекторного фильтра; 5на фиг. 2 - временные диаграмм; нафиг. 3 - схема блока управления нафиг. 4 - схема блока памяти; нафиг.5 - схема блока умножения.Режекторный фильтр содержит вычитающий усилитель 1, ключи 2 и.З, интеграторы 4 и 5, коммутатор 6, анало:го-цифровой преобразователь 7, сум,матор 8, блок 9 памяти, регистр 10,цифроаналоговый .преобразователь 11, 25фильтр 12 нижних частот, блок 13 управления, генератор 14 тактовых импульсов и блок 15 умножения.Блок 13 управления содержит четвертый формирователь 16 импульсов, счетчик 17, пятый формирователь 18 импульсов, ВЯ-триггер 19, Р-триргер 20, сумматор 21, элемент ИЛИ-НЕ 22, первый23 и второй 24 элементы И, первый,второй и третий формирователи 25-27импульсов.Блок 9 памяти содержит оперативноезапоминаацее устройство 28-и,буферныйрегистр 29,Блок 15 умножения содержит элемент 40НЕ 30 и умножитель 31.Режекторный фильтр работает следущцим образом.На вход вычитающего усилителя 1 поступает входное напряжение 1, содеркащее аддитивную смесь полезного сигнала и помехи с частотой основной гармоники Р , На другой вход вычитающего усилителя 1 с выхода фильтра 12нижних частот поступает сигнал компенсации помехи.Разностный сигнал в течение -готакта через ключ 2 поступает на выход режекторного фильтра и вход интегратора 4, на выходе которого формируется интеграл разностного сигнала. Ключ 3 при этом находится в разомкнутом состоянии. На выходе интетратора 5 хранится результат интегрирования разностного сигнала за предыдущий такт работы устройства, Значение этого сигнала через коммутатор 6 поступает на вход аналого-цифрового преобразователя 7. Управление ключами 2 и 3, интеграторами 4 и 5 и ком" мутатором 6 (фиг. 2 е, ж) осуществляется блоком 13 управления, который синхронизируется тактовыми импульсами генератора 14,Частота тактовых импульсов (Р) генератора 14 связана с частотой основной гармоники помехи Р, соотношениемгде 1 - количество временных интервалов, на которое разбит периодосновной гармоники помехи.Выходной цифровой вход аналогоцифрового преобразователя 7 подается на первую группу входов блоков 15 умножения. На вторую группу входов этого блока подается цифровой код числа Кь, соответствующий заданной полосе режекции ДГ. После окончания аналого-цифрового преобразователя на выходе синхронизации аналого-цифровс- го преобразователя 7 формируется отрицательный импульс, по переднему Фронту которого осуществляется запись входных кодов в регистры первого и второго операндов умножителя 31 блока 15 умножения. При использовании празрядного аналого-цифрового преобразователя 7 и ш-разрядного кода управления полосой режекции на входе блока 15 формирует код с разрядностью (М=п+ш), причем и младших разрядов представляют собой младшую часть произведения, а ш старших разрядов- старшую часть произведения. Коэффициент передачи. блока 15 равенК 1К= 2так как принимается, что вес старшего разряда произведения равен весу старшего разряда выходного кода аналого-цифрового преобразователя .Этот код подается на первый вход сумматора 8. На другой вход сумматора 8 поступает содержимое регистра 10, кОторое представляет собой цифровой эквивалент компенсирующего сигнала в (1-1)-м временном интервале, усредненном на лрепыпушне периолы.з 1429293Значение этого содержимого было пере- нения результата интегрирования зазаписано иэ блока 9 памяти в регистр предыдущий интервалО на (-1)-м такте (фиг. 2 г, д). Так как цифровой код на первойРезультат суммирования поступает5группе входов блока 15 является рена,вход блока 9 памяти и записывает- зультатом аналого-цифрового преобрася в (х)-ю ячейку. зования .напряжения (фиг. 2 в) на выУправление режимами работы блока ходе интегратора Ятоттг,9 памяти и регистра 10 осуществляетон анокои 13, В течение т-го такта 1 О 11 . 1а 12на вход цифроаналогового преобразо - Ь Мвателя 11 поступает значение содержимого ь.-й ячейки блока 9 памяти, .где 11,- напряжение, эквивалент"представляющее собой цифровой экви- ное выходному коду бловалент компенсирующего сигнала в -м 15 ка 15, соответствующеговременном интервале. Сигнал с выхо- -му временному интерда цифроаналогового преобразователя валу 111 через фильтр 12 поступает на вход Г- постоянная времени инвычитающего усилителя 1, Фильтр 12 теграторов 4 и 5.ослабляет коммутационную помеху циф Постоянный множитель К/., стояроаналогового преобразователя 11.щий в выражении (2) перед интегратоВ течение (х+1)-го такта разност- ром, представим в виде 1/ , гденйй сигнал с выхода вычитающего зкв=41/К - эквивалентная постояннаяусилителя 1 через ключ 3 поступает инте грирования..на вход интегратора 5. На выходе ин Полоса режекции режекторного фильтегратора 5 формируется интеграл раз- тра определяется выражениемностного сигнала. Ключ 2 при этом1Кразомкнут, и интегратор 4 хранит зна 11 ГБэкю %Жячение интеграла разностного сигналаэа -й такт, Сигнал с этого интегра Подстановка (1) в формулу (Э) да"тора поступает на вход коммутатора 6, етЕсли во входном сигнале режекторКдГного фильтра имеются помехи, период Ь=которых равен или в целое число раэ %52Г 53больше периода следования тактовых 35Вводим обозначениеимпульсов генератора 14, то в ячейках блока 9 памяти накопятся усред(5)ненные дискретные значения помехи,Накопление равновесных значенийозначает, что к входу вычитающего 40 гдеГ - минимальная полоса режекции,усилителя 1 приложен сигнал, который определяющая дискретностьло форме и фазе соответствует входной управления полосы режекциипомехе, При этом происходит взаимная Гкомпенсация этих сигналов. ТогдаДля сигналов, частота которыхне 451=Кд ГЬ 1 (6).Ь Оесовладает с частотой основной гармоники помехи и не кратна ей, каждый Таким образом, изменяя значениеинтервал приходится на случайные не- КдХ, можно управлять полосой режекцийповторяющиеся значения входного сиг-д 1 с дискретностью дГ, .нала. При суммировании эти сигналы 50 Блок 13 управления работает следускладываются с разными знаками, Сле- кюцим образом.довательно, их суммарное значениестремится к нулю. Импульсы с генератора 14 черезИнтеграторы 4 и 5 поочередно через вход блока 13 поступают на четвертыйтакт подключаются к выходу вычитающе формирователь 16. Выходной, импульсго усилителя 1 (фиг. 2 а, б) При этом формирователя устанавливает ВБ-тригна каждом временном интервале одингер 19 в единичное состояние, Р-тригиз интеграторов работает в режиме ин- гер 20. - в нулевое, изменяет состоятегрирования, второй - в режиме хра- . ние счетчика 17 на единицу младше5 10 15 20 25 30 40 45 50 55 5 142го разряда, а также подается на входпятого формирователя 18.При включении питания режекторногофильтра Э-триггер 20 может оказатьсяв единичном состоянии, что исключаетзапуск цепочки формирователей 25-27,Поэтому для обеспечения устойчивойработы блока 13 выходной импульс четвертого формирователя 16 на каждомвременном интервале устанавливает Рриггер 20 в нулевое состояние, Уровень логического нуля на инверсномвыходе ВБ-триггера 19 закрывает элементы И 23 и 24На выходах блока 13кимируются сигналы, запрещающиеЮброс интеграторов 4 и 5,Выходной код счетчика 17 поступат на вход операнда А сумматора 21.разряды операнда В объединены и соединены с Прямым входом триггера 20,аким образом, состояние Б-триггера0 определяет значение операнда В,ак как Э-триггер 20 находится в пулевом состоянии, то.операнд В равеннулю, Следовательно, выходной кодсумматора 21 равен операнду А, те.Выходному коду счетчика 17. В результате на выходах блока 13 управленияформируется адрес ячейки блока 9 памяти, соответствующий х-му тактовомуимпульсу.Выходной импульс пятого формирователя 18 поступает на вьход блока 13и запускает аналого-цифровой преобразователь 7. Этот импульс с выхода6 лока 13 поступает на вход считывания блока 9 памяти. При этом считыва-.Фтся содержимое х-й ячейки оперативного запоминающего устройства 28 изаписывается в буферный регистр 29блока 9 памяти. Сигнал с выхода мпадшего разряда счетчика 17 поступаетиа четвертый выход блока 13. Одновре, менно этот же сигнал через элементИЛИ-НЕ 22 поступает на пятый выходблока 3. Сигналы с указанных выходовуправляют соответственно ключами 2 и3, Следовательно, один.из ключей замкнут, второй разомкнут, причем черезФакт состояние ключей изменяется.Сигнал с младшего разряда счетчика через восьмой выход управляет коммутатором б в соответствии с описанцым .алгоритмом работы синхронногофильтра,После окончания процесса аналогоЦифрового преобразования на вход блока 13 поступает сигнал окончания преобразования. Этот сигнал устанавлива 9293 6 ет Ю-триггер 19 в нулевое состояние, а Р-триггер 20 - в единичное, Уровень единицы на инверсном выходе БЯ- триггера 19 разрешает работу элементов И 23 и 24, Если, например, на .-м интервале младший разряд счетчика равен единице, то на выходе элемента И 23 сформируется сигнал, который через шестой выход блока 13 поступает на вход сброса интегратора 5, Интегратор 4 в течение -го такта находится в режиме интегрирования, поскольку на вход управления ключа 2 с выхода блока 13 поступает разрешающий сигнал.Как указывалось, Р-триггер 20 после окончания преобразования устанавливается в единичное состояние. Уровень единицы с его прямого выхода поступает на разряды операнда В сумматора 21. Наличие на всех разрядах операнда В уровня единицы соответст" вует значению В, равному минус единице, представленному в дополнительном коде, Следовательно, на соответствующих выходах блока 13 формируется код предыдущего (-1)-го временного интервала.Положительный фронт импульса на прямом выходе В-триггера 20 запускает последовательно включенные формирователи 25-27, Выходной сигнал второго формирователя 26 с выхода блока 13 поступает на вход записи блока 9 питания. При этом в (-1)-ю ячейку блока 9 памяти записывается выходной результат сумматора 8.Выходной сигнал третьего формирователя 28 с выхода блока 13 поступает на вход синхронизации регистра 10. В результате этого в регистр 10 переписывается содержимое буферного регистра блока 9 памяти. Одновременно выходной сигнал третьего формирователя 27 сбрасывает П-триггер 20 в нулевое состояние. При поступлении следующего тактового импульса на вход блока 13 описанные процессы повторяются.Для обеспечения нормального функционирования режекторного фильтра не" обходимо, чтобы сигнал запрета по" ступил до того, как младший разряд счетчика 17 изменит свое состояние. Для этого на выходе четвертого формирователя 16 формируется отрицательный импульс По переднему фронту этого импульса ББ-триггер 19 устанавливается в единичное состояние а счет 1429293чик 17 изменяет свое состояние по его заднему фронту. Длительность импульса выбирается исходя из максимального времени распространения сиг нала от выхода четвертого формирователя 16 до выхода элементов И 23 и 24.Длительность импульса 1. на выходе пятого формирователя 18 должна 10 обеспечить задержку сигнала записи по отношению к сигналу выбора адреса блока 9 памяти.Длительность импульсаГ на выходе первого формирователя 25 должна обес печить задержку сигнала записи по отношению к сигналу выбора адреса запи" си блока 9 памяти.Длительность импульса Г 4 второгоформирователя 26 определяется исходя 20 из необходимой длительности импульса записи блока 9 памяти.Длительность импульсатретьего формирователя 27 определяется необходимым временем задержки изменения адреса записи после окончания сигнала записи.В предлагаемом устройстве введение блока 15 позволяет изменять значения кода, полученного в результате анало го-цифрового преобразования напряже" ния на выходе интегратора, в К раз (К ( 1), что эквивалентно изменению в К раз постоянной интегрирования Ц35 Полоса режекции предлагаемого устройства определяется выражением (6).Следовательно, изменяя значение К 1 в широких пределах, можно соот ветственно в широких пределах управлять полосой режекции фильтра. Например, при использовании десятиразрядного кода управления полосой режекции (ш=10) и при И=512 фГ =6,0710 с, 45Кь , - -гьГ= , ---- -"-=КИНГ 10 ( Гц),Ю 5126,Г 17 102 Так как Кмцг 1, а Кьакс,.приш=10 равен 1023, то при измененииКа 1 от КЬГмон до Кь полоса режекции изменяется соответственно от0,001 до 1,023 Гц с дискретностью0,001 Гц. Относительный диапазон изменения полосы режекцин в этом случаеоольше тысячи. ПостояннаяТц =6,0 хк 10 4 с может быть получена, например,при В=60,7 кОм, С=0,01 мкФ, гдеБ и Сц - соответственно резистор иконденсатор интегратора,Поскольку значения соответственнойпостоянной времени интеграторов Tпри этом не изменяются, то перестройка полосы режекпии в широких пределахне приводит к уменьшению динамического диапазона режекторного фильтра.Кроме того, введение блока 15 позволяет за счет увеличения значенияК при одной и той же полосе режекцннсоответственно уменьшить значение постоянной времени интеграторов, в частности значение емкости конденсатора Си а следовательно, и времени егоразряда, Поскольку от времени разрядаконденсатора зависит максимальное бьгстродействие режекторного фильтра, тоего уменьшение приводит к увеличениюбыстродействия и, следовательно, красширению частотного диапазона,Формула из обр ет енияРежекторный фильтр по авт. св, У 1187242, о т. л и ч а ю щ и й с я тем, что, с целью расширения диапазона управления полосой режекции, информационный выход аналого"цифрового преобразователя подключен к первому входу сумматора через введенный блокумножения, второй вход которого является входом управления полосой режекции рвкекторного фильтра, причем тактовый вход блока умножения соединен, с выходом синхронизации аналого-цифрового.преобразователя.. Тираж 929 В ИИПИ Государственно по делам изобретен 113035, Москва, Ж, Ракомитета ССи открытийкая наб, д