Многоканальное устройство для восстановления непрерывных функций по дискретным отсчетам

(51)4 С 06 С ОПИСАНИЕ ИЗОБРЕТЕН ЛЬСТВУ ОМУ С АВ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(46) 15.08.88. Бюл. В 30 (71) Рязанский радиотехнический институт(56) Авторское свидетельство СССР У 883925, кл. С 06 С 7/30, 1980.Авторское свидетельство СССР У 112,4338, кл. С 06 С 1/30, 1983. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯ НЕПРЕРЫВНЫХ ФУНКЦИЙ ПО ДИСКРЕТНЫМ ОТСЧЕТАМ(57) Изобретение относится к вычислительной технике и может быть исполь зов ано в системахав том атиче ского управленйя. Цель изобретения - снижение аппаратурных затрат на один канал, Устройство содержит блок вычитания 1, блок управления 2, блок памяти 3, накапливающий сумматор 4, суммирующий блок 5, цифроаналоговые преобразователи интерполирования 6, - 61 и экстраполяции 7, -7. Устройство осуществляет обработку многоканального сигнала в режиме разделения времени, который обеспечивается блоком управления. В каждом канале устройства осуществляется кусочно-линей-. ное восстановление сигнала по дискретным отсчетам, поступающим на информационный вход. 4 ил.Изобретение относится к вычислительной технике и может быть использовано в системах автоматического управления,Цель изобретения - снижение аппа,ратурных затрат на один канал.На фиг.1 приведена схема устройства; на Фиг.2 - схема блока управления на Фиг.З и 4 - временные диаграммы, поясняющие работу устройства.Устройство содержит блок 1 вычитания, блок 2 управления, блок памяти3, накапливающий сумматор 4, суммирующий блок 5, цифроаналоговые преобразователи (ЦАП) 6-6 интерполирования, ЦАП 71-7 экстраполяции, адресный выход 8 блока управления, управляющие выходы 9-12 блока управления,группу управляющих выходов 13 "13 20блока управления, информационный вход14 накапливающего сумматора, адресныйвход 15, вход 16 записи, вход 17 стробирования адреса, вход 18 перезаписикодов, первая 19, вторая 20 и третья 25. 21 группы разрядных выходов, информационный вход 22 устройства, вход 23тактовых импульсов, вход 24 синхронизации, выходы 25 каналов интерполирования и выходы 26 каналов экстраполяции,Блок 2 управления образуют элемент ИЛИ 27, первый 28 и второй 29формирователи адреса, формирователь30 импульсов, коммутатор 31 кодов ираспределитель 32 импульсов,Устройство работает следующим образом.Ординаты восстанавливаемых Функцийзакодированы Ь-разрядными параллельными кодами, которые подаются на инФормационный вход устройства в соответствующие канальные интервалы. Ординаты, соответствующие положительным значениям Функций, представленыв прямом коде, а ординаты, соответствующие отрицательным значениям " вдополнительном коде,Блок 1 вычитания предназначен дляполучения кодов разностей между кодами, поступающими на входную информационную шину, и кодами, поступающими с выхода 19 накапливающего сумматора 4 на второй вход блока вычитания. Блок 3 памяти хранит коды разностей, полученных в блоке вычитания 55в ячейках с адресом соответствующегоканала. Блок управления обеспечивает синхронную работу устройства при помощи импульсов тактовой частоты, по- подаваемых на вход 23, и импульсов кадровой синхронизации, подаваемых на вход 24. Первый формирователь 28 адреса вырабатывает адреса ячеек памяти блоков 3 и 4, участвующих в процессе накопления кодов ординат восстанавливаемых функций по различным каналам, Второй формирователь 29 адреса вырабатывает адреса каналов для считывания опорных кодов ординат из накапливающего сумматора 4 и записи кодов разностей ординат, полученных в блоке 1, в блок 3 памяти. В общем случае эти адресные формирователипредставляют собой двоичные счетчики с тактирующим входом и возмож"ностью установки в "0", Формирователь 30 импульсов вырабатывает импульсы, соответствующие моменту окончания обработки кода текущей ординаты М-го канала и может представлять собой дешифратор со. схемой формирования короткого импульса. Элемент ИЛИ 27 предназначен для объе - динения импульсов кадровой синхронизации и импульсовконца обработки Н-го канала для обнуления формирователя 28. Распределитель 32 импульсов вырабатывает следующие управляющие импульсы: импульсы СИ 1 для записи кодов разностей ординат в блок 3 памяти (выход 9), импульсы СИ 2 для записи текущих значений кодов ординат в накапливающем сумматоре 4 (выход 10), импульсы СИЗ для стробиро,вания адреса в блоке 3 памяти и накапливающем сумматоре 4 (выход 11), импульсы СИ 4 для перезаписи текущих значений. кодов ординат в накапливающем сумматоре (выход 12), синхронизирующие импульсы СК; (д=1,И) для записи кодов текущих значений ординат в ЦАП трактов измерения и управления (выходы 13), Он может быть реализован. на двоичном счетчике с тактирующим входом и возможностью установки в "0" и на дешифраторах, Коммутатор 31 подключает адресные, выходы первого или второго адресного формирователя к выходу 8 блока управления. Накапливающий сумматор предназначен для получения те-кущих значений кодов ординат на интервале аппроксимации, Блоки накапливающего сумматора содержат в общем случае Ь+М разрядов, где М - число дополнительных разрядов, определяе14169 мое допустимой погрешностью аппроксимации отрезков прямых линий ступенчато-ломаной кривой. Обычно М опМределяется из уравнения 2 =К, где К - число тактов суммирования на интервале аппроксимации. Информационный вход 14 содержит Ь разрядов, соединенных с Ь младшими разрядными входами (Ь+М)-разрядного сумматора. При таком соединении происходит деление кода разности на 2 щ.В блоке 1 вычитания вырабатывается разность между входными кодами ординат и кодами с первой группы разрядных выходов накапливающего сумматора 4. Код разности записывается по адресу, задаваемому блоком управления, в блоке 3 памяти. Из блока памяти.код разности считывается и подает ся на первый вход суммирующего блока 5 и на вход накапливающего сумматора, где получают текущие значения кодов ординат. На второй группе разрядных выходов накапливающего сумматора 4 26 формируются коды, соответствующие значениям функций, восстановленных методом ступенчато-линейной интерполяции. Эти коды переписываются с по- мощью импульсов записи в соответсч- р вующие цифро-аналоговые преобразователи 6.В блоке 5 осуществляется суммирование кодов, формируемых на третьей группе разрядных выходов блока 4 и кодов, значения которых соответству 35 ют первым разностям интерполируемых функций, поступающих с блока 3, На его выходе формируются коды, соответствующие значениям функций, восстановленных методом ступенчато-линейной экстраполяции. Эти коды переписываются в соответствующие ЦАП 7, где они преобразуются в аналоговые сигналы.Рассмотрим принцип работы блока управления при числе каналов И = 2 и количестве тактов суммирования на интервале аппроксимации К = 8, При Б = 2 адресный выход трансформируется в односигнальную линию. В моменты й происходит установка блока 2 управления импульсом кадровой синхронизации (фиг.Зб) в исходное состояние., В моменты , при совпадении импульсов СИ 4 и СИЗ происходит пере 55 запись кодов из соответствующих ячеек блока памяти накапливающего сумматора 4 в его буферный регистр. В мо 734ментпри наличии импульсов СИЗ на выходе блока 1 вычитания образуются коды разностей, а на выходах сумматора, в накапливающем сумматоре и на выходах суммирующего блока - коды текущих значений ординат.Пусть Ь =Ь =Ь =Ь=8 М=З. В этом1 2 3 фслучае накапливающий сумматор содержит 11 двоичных разрядов. Сигналы с выхода блока памяти 3 подаются на входы восьми младших разрядов накапливающего сумматора. Три группы выходов накапливающего сумматора объединяются в одну группу выходов (это справедливо только в рассматриваемом случае), снимаемых с восьми старших разрядов.В исходном состоянии накапливающий сумматор 4 и блок 3 памяти обнулены, поэтому по цепи обратной связи в течение первого периода опроса по адресам всех ячеек на второй вход блока 1 вычитания поступают коды,равные нулю, а на первый - код, равный восьми условным единицам 00001000.После того, как на входную информационную шину поступает параллельный код первого канала, соответствующий одиночномуотсчету, амплитуда которого равна, например, восьми условным единицам, а на первый управляющий вход блока памяти 3 поступает импульс СИ 1 .(в момент й, ), в ячейке с адресом первого канала записывается код разности 00001000. Это значение кода разности по первому каналу сохраняется в блоке памяти до момента С поступления. следующего значения входного кода по первому каналу и получения нового значения кода разности. В момент г. поступления импульса СИ 2 на первый управляющий:. вход накапливающего сумматора в ячейке с адресом первого канала записывается код 00000001. Таким образом, в сумматоре 4 происходит деление значения полученной разности на 8 (в об" щем случае на 2 ). Это объясняетсяютем, что входные сигналы подаются на 8 младших разрядов, а выходные сигналы снимаются с восьми старших раз" рядов накапливающего сумматора. С поступлением следующих импульсов СИ 2совпадающих с СК 1 (в моменты С - С 1), значение кода на выходе накапливающего сумматора по этому адресу возрастает по линейному закону, причем в момент и значение кода дос 5 . 1416973 6 . тигает максимального значения, соот- нованию равна 2 Т, где Т - период опветствующего восьми единицам, Значе- роса каналов. Высота треугольников ния кодов с выхода накапливающего пропорциональна значению входных ко см атора импульсами СК 1 записывасмматор им5дов устройства. Следовательно, при ются в первый ЦАП 6 в котором про- периодическом поступлении на вход исходит прео разованбразование последова- кодов канальных дискретных отсчетов тельности кодов в возрастающий сту- на выходах 25 устройства сигналы пенчато-линейный аналоговый сигнал восстанавливаются методом стуиенча(фиг. 4 е) . Так происходит формиро-. 1 О то-линейной интерполяции. вание первого участка импульсной пе- Рассмотрим формирование сигнала реходной функции устройства по перво- на выходах 26 устройства. му каналу измерительного тракта. В На выходе суммирующего блока 5 момент , на первый вход блока 1 образуются коды текущих значенийм вычитания по первому каналу с инфор сумм, полученных из значении кодов мационной шины поступает код, равный разностей, снимаемых с выходов блока нулю, а на второй - код, соответст памяти и накапливающего сумматора вующий восьми единицам, следователь, На отрезке (С, С) для первого но, импульсом СИ 1 в ячейку блока 3 канала эта сумма изменяется от 8 до памЯти с адРесом пеРвого канала за 16, а на отРезке (з С ,) о д)отО о писывается новое значение кода раз- -8. Для второго канала эта сумма изиости, равное (-8) единицам. Полу- меняется от 8 до 16 на отрезке (й, ченное значение кода разности сохра-), а от О до -8 на отрезке (й няется до момента. В момент , с). На выходах 26 формируются имсодержимое накапливаощего сумматора 25 пульсные переходные функции первого по адресу первого канала уменьшается (фиг.4 з) и второго (фиг.4 к) канат на 1 единицу, в момент- на 2 лов. Анализ показывает, что эти функ- единицы и т,д. В моментнакап- ции получены методом ступенчатой апливающий сумматор по адресу первого проксимации функций линейного экстра- канала обнуляется. Уменьшающиеся поЗО полятора.ю линейному закону значения кодов пре- Таким образом, устроиство осущеобразуются в ЦАП 6 в уменьшающийся ствляет независимую обработку сигна 1н ч ч по амплитуде ступенчато-линейный ана- лов по Н каналам с выдачеи интерпологовый сигнал. Так формируется вто- лированных и экстраполированных знарой участок импульсной переходной чений.35функции устройства по первому каналуинтерполирования. Формула изобретенияВ момент с на двух входах блокаоч вычитания значения кодов равны нулю, Многоканальное устроиство для воспоэтому в блок памяти по адресу пер- становления непрерывных функций по40вого канала записывается нулевое зна- дискретным отсчетам, содержащее перчение разности. Следовательно, по вый цифроаналоговый преобразователь первому каналу вся схема возвращает- интерполирования, первый цифроанало ся в исходное состояние. говый преобразователь экстраполяции,Импульсная переходная функция по накапливающий сумматор, блок памяти,45второму каналу тракта измерения фор- суммирующий блок и блок вычитания, мируется аналогично. Разница заклю- первый вход которого соединен с входчается в том, что момент начала фор- ной информационной шиной устройства, мирования совпадает с точкой 1 1, а а выход соединен с информационным момент окончания - с точкой. Про- входом блока памяти, выход которого.Б5 Оцесс формирования синхронизируется соединен с первым входом суммирую- последовательностью СК 2. щего блока и информационным входомТаким образом, на выходах 25 уст- накапливающего сумматора, первая, ройства формируются импульсные пере- вторая и третья группы разрядных ходные функции имеющие вид равнобед- выходов которого соединены соответ 9ренных треугольников, стороны кото- ственно с вторым входом блока вычирых образованы методом ступенчатой тания, информационным .входом первогоаппроксимации отрезков прямых. Дли- цифроаналогового преобразователя интельность этих треугольников по ос- терполирования и вторым входом сум 7 14 мирующего блока, выход которого соединен с информационным входом первого цифроаналогового преобразователя экстраполяции, выходы первых цифроаналоговых преобразователей интерполирования и экстраполяции являются первыми выходами соответственно интерполирования и экстраполяции устройства, о т л и ч а ю щ е е с я тем, что, с целью снижения аппаратурных затрат на один канал, оно содержит с второго по Н-й цифроаналоговые преобразователи интерполирования, с второго по Ю-й цифроаналоговые преобразователи экстраполяции и блок управления, содержащий элемент ИЛИ, первый и второй формирователи адреса, распределитель импульсов, формирователь импульсов и коммутатор кодов, при этом выход коммутатора кодов соединен с адресными входами блока памяти и накапливающего сумматора, информационные, входыцифроаналоговых преобразователей интерполирования с второго по В-й соединены с второй группой разрядных выходов накапливающего сумматора, выход суммирующего блока соединен с информационными входами цифроаналоговых преобразователей экстраполяции с второго по Н-й, вход тактовых импульсов устройства соединен с такто 1 б 973 8выми входами первого и второго Формирователей адреса и распределителя импульсов, вход синхронизации устройства соединен с первым входом элемента ИЛИ и входами установки в исходное состояние распределителя импульсов и второго формирователя адреса, выход элемента ИЛИ соединен с входом установки в исходное состояние первого формирователя адреса, выход которого соединен с первым информационным входом коммутатора и через формирователь импульсов - с вторым входом элемента ИЛИ, выход второго формирователя адреса соединен с вторым информационным входом коммутатора кодов, управляющий вход которого соединен с.первым выходом распределителя импульсов, второй выход которого соединен с входом записи блока памяти, третий выход - с входом записи накапливающего сумматора, четвертый выход - с входами 25 стробирования адреса блока памяти инакапливающего сумматора, пятый выход - с входом перезаписи кодов накапливающего сумматора, каждый 1-й выход группы из И выходов распредеЗо лителя импульсов соединен с вхоДамизаписи 1-х цифроаналоговых преобразователей интерполирования и экстраполяции.1416973науа ион ю нал иона Составитель Г.ОсиповТехред Л.Олийнык Корректор В.Романенк дактор Л.Пчолин Заказ 4065/46 аж 704 Подписно ВНИИПИ Г д 4/ изводственно-поли еское предприятие, г. Ужгород, ул ктная по дел113035, Мос дарствен изобрет Ж,ого комитета ССний и открытийаушская наб.,