Устройство для контроля параллельного кода на четность

СВОЗ СОНЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9)БОНН е ее А 1 1) 4 С 06 Г 11/10 ТЕНИЯ,К АВТОРСКОМ ТЕ 57) Изобретен ельной техник онтроля на че 5 УДАРСТНЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ПИСАНИЕ ИЗО(71) Научно-производственное объединение космических исследований АН АЗССР(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО КОДА НА ЧЕТНОСТЬ относится к вычисли- и используется для ость информации прие" ройств, использующих ды. Цель изобретеФункциональных возт контроля инФормации ччи. Устройство со-ов 1. 1-1.п входного И 2-4, логическихйюмопередающих уст фибоначчиевые ко ния - расширение можностей эа сче в р-кодах Фибона стоит иэ регистр кода, элементов1413 ков 5. 1-5,п, триггера 6 контрольного разряда, счетчика 7, дешифратора 8, Р-триггеров 9.1-9,р+1, сумматора 10 по модулю два и задающего генератора 11. Внешними сигналами на входы 14 и 15 устройство приводится в исходное состояние,и определяется вид контролируемого кода (двоичный или фибоначчиевый). Сигналом по входу 12 ва входной регистр 1 записывается код контролируемого числа, По такто" вым сигналам генератора 11 при помощи Р-триггеров 9.1-9.р+1 и сумматора Ь 3210 по модулю два выделяются разрядыс нечетными весами р-кода Фибоначчи.Суммирование единиц по модулю двавыделенных разрядов осуществляетсяпоследовательно в логических блоках5,1-5.п. Стробирование логическихблоков 5 осуществляется сигналамидешифратора 8, Информация о четностиконтролируемого кода определяетсясигналом с выхода триггера б контрольного двоичного кода осуществляется только сигналом, поступающим повходу 12. 1 э.п, ф-лы, 2 ил.1Изобретение относится к измерительной технике и может быть использовано для проверки информации начетность в системах приемопередачии обработки данных, использующихФибоначчиевые коды.Цель изобретения - расширение функциональных возможностей устройства засчет обеспечения возможности контролячисел в р-кодах Фибоначчи.На фиг, 1 приведена функциональнаясхема устройства; на фиг.2 - Функциональная схема логического блока.Устройство для контроля параллельного кода на четность (Фиг,1), содержит регистр 1 входного кода, первый 2,второй 3 и третий 4 элементы И, логические блоки 5,1-5.п, триггер 6контрольного разряда, счетчик 7, дешифратор 8, 2 -триггеры 9,1-9.р+1, сумматор 10 по модулю два и задающий гене"ратор 11. Вход 12 является входом запуска устройства, вход 13 - информаци"онным входом устройства, вход 14 "первым входом начальной установки,вход 15 - вторым входом начальной установки, выходы 16 и 17 - выходамиконтроля на четность.Логический блок 5 содержит элементы И 18-22, элементы ИЛИ 23-25, элементы 26 и 27 задержки и элементНЕ 28,Устройство работает следующим образом.Информация о четности или нечетности чисел в р-кодах Фибоначчи содержится в разрядах счетными весо2 выми коэффициентами. При этом чет" ность числа есть логическая функцияр(и) =Ее(О г (1)где Е - единица в 1.-м разряде с 5 нечетным весовым коэффициентом.Если Й(М)=0, то число является четным, в противном случае - нечетным, 10 Весовые коэффициенты р-кодов Фибоначчи задаются следующим рекуррентным соотношением:Опри (0Ч (3.)= 1 при 1. = 0 (2) 15 ц (д)+(з.-р) при х ) О, где р - целое натуральное число; Ур - весовой коэффициент -го разряда р-кода Фибоначчи.Например, при различных р имеем 20 следующие весовые коэффициенты: р=1 112358132134ннчннчн н ч р 2 1112346 9 13н н н ч н ч ч н н р=3 1 1 1 1 2 3 4 5 7н н н н ч н ч н нИз приведенного примера видно, что весовые коэффициенты представляют собой чередование четных (ч) и нечет ных (н) чисел. Причем четность илинечетность каждого последующего весового коэффициента определяется четностью или нечетностью двух предццущих, что вытекает из соотношения (2), 35 на основании которого может быть получено рекуррентное соотношение, задающее закономерность чередования14 б четных и нечетных весовых коэффициентов р-кодов Фибокаччи. 11 ежду четными и нечетными числами существует сл- дующее математическое соотношение: н + н = ч, н + ч = к, ч + ч = ч (3) С учетом выражений (2) и (3) четность или нечетность 1-го весового коэффициента р-кода Фибоначчи можно определить следующим рекурректным соотношением:О при 1(О Ер(1)= 1 при д = О (4)Е(1.-1) Ю Г(1-р) при 1) О где: О - экак сугщы по модулю два.Из приведенных выражений (1) - (4) вытекает следующий алгоритм контроля на четность чисел, представленных в р-кодах Фибоначчи:1, Выделение разрядов р-кода с не О четными весовыми коэфФициентами.2. Суммирование по модулю два единиц выделенных К разрядов. При этом, если 1 Е(К),о,ц=О - чис 25 ло четное, если Х с(К) 1=1 - числопо 1 нечетное.В предлагаемом техническом решении контроль чисел в р-кодах Фибоначчи осуществляется по приведенному алгоритму, кроме того, не исключается возможность контроля чисел представленных в классической двоичной системе исчисленияПо входу установки 14 определяет 35 ся вид контролируемого кода. Если контролируемое число представлено в фибоначчиевой системе, то на вход 14 начальной установки подается уровень "1", а если контролируемое число представлено в двоичной системе, то на вход 14 начальной установки подается уровень "О",1По входу 15 начальной установки счетчик 7 и Ь-триггеры 9. 1-9.р+1 устанавливаются в исходное состояние: счетчик 7 и Р-триггеры 9.2-9.р+1 в нулевое состояние по их К-входам, а триггер 9.1 - в единичное состояние по Я-входу. По входу 12 подается сигнал разрешения, одновременно с которым в регистр 1 входного кода принимается код контролируемого числа, поступающего по входам 13. В кодах Фибоначчи информация о четности или нечетности сопержтся только в разрядах с нечетными весами, которые определяются сигналом с вь 1 хода Р-триггера 9, 1 пестуналче го и Рхоцы 7 всех логических блоков 5.Сигналы задающего генератора 11поступают ка счетные входы счетчикаи 1-триггеров 9, Счетчик 7 осуществляет последовательный подсчет количестна разрядов контролируемого кода.Сас гоякие счетчика 7 дешифрируетсядешифратором 8, сигналы с выхода которого поступают на входы 6 логичес-ких блоков 5, При совпадении сигчаловдешифратора 8 и сигнала нечетностис выхода триггера 9.1, равных единице, дается разрешение на формирование логическими блоками 5 сигналовчеткости и нечетности, Происходит последовательное распространение сигналов четности и нечетности по логическим блокам 5. С выхода последнегологического блока 5.псигнал четности с выхода 1 либо сигнал нечеткости с выхода 2, поступая на В. -или 8-вход триггера 6 контрольногоразряда, устанавливает его в соответствующее состояние,Устройство для контроля на четность, например, числа, представленного восьмиразрядным 1-кодом Фибоначчи (числа Ы=ЗЗ).Разряд, У 1 2 3 4.5 67 8lВес разрядовв 1-коде Фибоначчи 1 1 2 3 4 5 13 21Код числа О 1 О 1 О 1 О 1Номера разрядов с нечетными весовыми коэффициентами следующие: 1,2,4,5,7 и 8,Код числа 1 О .1 О 1 О 1 О заносится в регистр 1 входного кода.С прямого выхода младшего регистра 1 сигнал "О" поступает на первыйвход элемента И 2, поэтому на еговыходе присутствует "О". Первый(младший) разряд контролируемого кода содержит нуль, поэтому сигнал "1",с инверсного выхода этого же разрядарегистра 1 поступает на первый входэлемента И 3. Так как в исходном состоянии счетчик 7 содержит только нули, а Р-триггер 9,1 единицу, то сигнал "1" с первого выхода дешифратора8 поступает на первый вход элементаИ 4, на второй вход которого поступа"ет сигнал "1" с выхода Р-триггера9. 1, 1 а выходе элемента И 4 присутствует "1". При поступлении по входузапуска 12 сигнала " 1" на выходе элемента И 3 формируется сигнал четнос"ти младше го ра зря да ко нтролиру ем о гокода, Сигнал "1" на выходе триггера9. 1 свидетельствует о том, что анализируемый первый разряд контролируе 5мого кода является разрядом с нечетным весовым коэффициентом. Сигналнечетности, равный нулю, с выходаэлемента И 2 поступает на вход 2 логического блока 5,1, на входе 1 котоО рого присутствует сигнал четности,равный единице, с выхода элемента И 3.Первый тактовый сигнал задающегогенератора 1 1 увеличивает содержимоесчетчика 7 на единицу. Соответствующее состояние счетчика 7 дешифрируется дешифратором 8 и сигнал "1" с его второго выхода поступает на второй вход элемента И 18 логического блока 5.1, На третьем входе элемента И 18 присутствует сигнал " 1", поступающий по вхоцу 14 устройства. Первый тактовый импульс содержимое Р-триггера 9. 1 заносит в 0-триггер9.2. Так как в исходном состоянии триггер 9,1 содержит единицу, а триг -гер 9.2 содержит нуль, то результат суммирования по модулю два на сумматоре 10, равный единице, принимается Э-триггером 9.1, Таким образом, на выходе 0-триггера 9. 1 присутствует сигнал " 1". Это . свидетельствует о том, что анализируемый в первом такте второй разряд контролируемого кода является разрядом с нечетным весовым коэффициентом. Этот сигнал поступает на первый вход элемента И 18 логического блока 5.1. На втором входе элемента И 18 также присутствует сигнал "1" с выхода дешифратора 8. Поэтому40 на выходе элемента И 18 присутствует сигнал "1", который через элемент ИЛИ 23 разрешает формирование сигналов четности или нечетности логического блока 5. 1 и блокирует элемент 26 и 27 задержки по вторым входам. В первом такте на остальных входах логического блока 5.1 имеются следующие уровни сигналов: на выходе 1 "1" с выхода элемента И 2; на входе 2 - "0" с выхода элемента И 3; на входе 3 - " 1" с прямого выхода второго разряда регистра 1; на входе 4с инверсного выхода второго разряда регистра 1.Так как на входе 2 имеется "О", то элементы И 19 и 22 блокированы по вторым входам и на их выходах также присутствует "0".:2 ., как на входе 4 находится "0", то блокирован и элемент И 20 по первому входу. На все входы элемента И 21 поступает "1" с входов 3 и 1 и выхода элемента ИЛИ 23. Следовательно, на выходе элемента И 2 1 присутствует сигнал " 1", который через элемент ИЛИ 25 поступает на выход 2 распространения сигнала нечетности логического блока 5.1Второй тактовый сигнал задающего генератора 11 осуществляет перезапись содержимых В-триггеров 9. Так как перед приходом второго тактового импульса Р-триггеры 9 содержат единицы,. то результат суммирования по модулю два на сумматоре 10, равный нулю, принимается Б-триггером 9.1, Таким образом, на выходе 0-триггера 9.1 присутствует сигнал О 1, Это свидетельствует о том, что анализируемый во втором такте третий разряд контролируемого кода является разрядом с четным весовым коэффициентом. Сигнал лог.О", поступая на первый вход элемента И 18 (вход 7) логического блока 5,2, запрещает формирование сигналов четности и нечетности. Так как на выходе элемента И 18 и на выходе элемента НЕ 28 имеется сигнал "О", то и на выходе элемента ИЛИ 23 присутствует "О", который блокирует все элементы И 19-22 логического блока 5.2. Одновременно этот же сигнал "0 поступает на вторые входы элементов 2 б и 27, разрешая задержку на один такт результатов анализа четности и нечетности предыдущих разрядов, поступающих на первые входы этих элементов, соответственно по входу 2 сигнала нечеткости, равного единице и по входу 1 - сигнала четности, равного нулю, на выходе 1 имеет пО , а на выходе 2 - " 1". Таким образом, во втором такте происходит только запоминание результатов контроля на четность предыдущих разрядов на логическом блоке 5.2. Третий тактовый импульс также осуществляет перезапись содержимого В-триггеров 9. Так как перед приходом третьего тактового импульса результат суммирования на сумматоре 10 по модулю два был равен единице из - за наличия "0" на выходе Р-триггера 9,1 и на выходе Р-триггера 9,2, то третьим тактовым сигналом единица принимается Б-триггером 9. 1, свидетельствуя о нечетности весового коэффициента, равного 3, анализируе 7 1413632 8мого в третьем такте четвертого разряда кода. В этом такте на входах логического блока 5.3 имеются следующие сигналъм на входе 1 - "0" резуль 5 тат анализа предыдущих разрядов сигнал четности, на входе 2 - "1" результат анализа предыдущих разрядов - сигнал нечетности; на входе 3 "1", поскольку четвертый разряд када содержит единицу; на входе 4 - "0", поскольку четвертый разряд кода содержит единицу; на входе 7 - "1", поскольку Р-триггер 9. 1 содержит единицу; на входе 6 - " 1" с выхода дешифратора 8.Элементы И 20 и 21 блокированы йигналом "0" с входа 1. Элемент И 22 также блокирован сигналом "0" с входа 4, На входах элемента И 19 присут ствуют сигналы " 1" с входов 2 и 3 и с выхода элемента ИЛИ 23, поскольку анализируемый разряд является разрядом с нечетным весовым коэффициентом. Единичный сигнал с выхода элемента И 19 поступает по первому входу элемента ИЛИ 24 блока 5.3 на выход 1, сигнализируя о четности анализируемых разрядов, т.е. сумма единиц анализируемых первых двух разрядов с нечетныьи весовыми коэффициентами равнанулю.В пятом такте на входах логического блока 5.4 имеются следующие сигналы: на входе 1 - " 1" результат предыдущих логических операций; на входе 2 - "0" результат предыдущихю и логических операций; на входе 3 - О поскольку анализируемый разряд содержит нуль; на входе 4 - " 1", поскольку40 пятый разряд кода содержит нуль; на входе 7 - " 1", поскольку анализируемый разряд является разрядом с нечетным весовым коэффициентом, равным 5 на входе 6 - "1" с выхода дешифра-,Ф45 тора 8.Элементы И 19, 21 и 22 блокированы нулями с входов 2 и 3. На входах элемента И 19 присутствуют единичные сигналы с входов 1 и 4 и с выхода элемента ИЛИ 23, поэтому на выходе50 элемента И 20 присутствует единичный сигнал, который через третий вход элемента ИЛИ 24 поступает на выход 1 распространения сигнала четности ла 5 гического блока 5.4. Так как следующий, шестой, разряд кола является разрядом с четным весовым коэффициентам равным 8, та в пятом такте происхсдит талька запоминание сигналовчетности и нечетнасти на элементах 26 и 27 задержки результатов анализа предыдущих разрядов, как было описана для случая анализа третьего разряда. На выходе 1 элемента ИЛИ 24 блока 5.5 имеется сигнал четности анализируемых разрядов, равный единице, а на выходе 2 - сигнал нечетности, равный нулю.Б шестом такте анализируемый разряд содержит нуль и является разрядом с нечетным весовым коэффициентом, равным 13. Поэтому в логическом бло- ке 5.,6 происходят те же процессы, что и при анализе пятого разряда кода. На выходе 1 логического блока 5.6 имеется сигнал четности анализируемых разрядов, равный единице, а на выходе 2 - сигнал нечетности, равный нулю.В седьмом такте на входах послед- нега логического блока 5.7 (5 фп) имеются следующие сигналы: на входе1 - "1 - сигнал четности; на входе 2 - "0" - сигнал нечетности; на входе 3 - " 1", поскольку последний разряд кода содержит единицу; на входе 4 - "0", поскольку последний разряд када содержит единицу; на входе 7 "1", поскольку восьмой разряд кода имеет нечетный весовой коэффициент, равный 21; на входе 6 - "1" -свыхоДа дешифратора 8.Следовательно, элементы И 19,20 и 22 блокированы сигналами с входов 2 и 4. На входах элемента И 20 присутствуют сигналы единицы с входов 1 и 3 и с выхода элемента ИЛИ 23. На выходе элемента И 21 появляется сигнал "1", который через элемент ИЛИ 25 поступает на-вход 2 нечеткости ло- гического блока 5.7, Этот сигнал с выхода 2 поступает на Б-вход триггера 6 контрольного разряда и устанавливает ега в единичное состояние, что свидетельствует о нечетности контролируемого кода числа И=33.по выходу16. Действительно, сумма единиц в разрядах 1,2,4,5,7 и 8 с нечетными весовыми коэФфициентами равна единице:г 11)= Е Я ,1 =0+1+1+0+0+1== 1, Число Я=О 1+11+0 2+1 3+О 5+1 8+О 13+ +1 21=33 также есть число нечетное,В этом же такте переполняется счетчик 7, коэффициент пересчета которого выбирается равным разрядности и конт 1413632ролируемого кода. Сигнал переполнения счетчика 7 может быть использован в качестве признака окончания работы устройства (не показано).Работа устройства при контроле5двоичного кода аналогична описанному с той лишь разницей, что при этом отпадает необходимость определения четности и нечетности весовых коэффи О циентов и поэтому подачей нулевого уровня на вход 14 устройства блокируется задающий генератор 11. Счетчикнаходится в нулевом состоянии. В 0-триггер 9,1 заносится единица по его Ь-входу подачей сигнала по входу 15. Нулевое состояние счетчика 7 дешифрируется дешифратором 8 и на входах элемента И 4 присутствуют единичные сигналы. Сигнал " 1" с выхода эле мента И 4 разрешает работу элементов И 2 и 3. Контроль двоичного кода осуществляется только сигналом, поступающим по входу 12 запуска с устройства, длительность которого выбирается в зависимости от суммарной длительно сти переходных процессов логических блоков 5, т.,е,Т 1= (п) г ь 6+глЗО где г. - длительность переходных пройбцессов одного логическогоблока;и - разрядность кода;- время срабатывания элемени35та И.В этом случае устройство представляет собой комбинационную схему контроля на четность двоичного кода и полностью выполняет функции прототипа,4 ОПри контроле в кодах Фибоначчи длительность сигнала определяется по периоду следования тактовых импульсов задающего генератора 11, т.е,Т =(ц)45где г.г - период тактовых импульсов.Таким образом, при помощи несущественного усложнения устройства для контроля на четность параллельного кода удается осуществить контроль чисел представленных в двоичной системе и в р-кодах Фибоначчи, тем самапч расширяются функциональные возможности устройства. Кроме того, использо 55 вание кодов Фибоначчи при построении устройств контроля вычислительной техники позволяет повы ть надежность и точность самих средств контроля. Формула изобретения 1. Устроиство для контроля параллельного кода на четность,содержащее и-разрядный регистр входного кода, элементы И, п логических блоков и триггер контрольного разряда, прямой и инверсный выходы младшего разряда регистра входного кода соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых объединены и являются входом запуска устройства, выходы первого и второго элементов И соединены соответственно с первым и вторым входами первого логического блока, первый и второй выходы каждого предыдущего логического блока соединены соответственно с первым и вторым входами последующего логического блока, прямой и инверсный выходы г-го разряда регистра входного кода, где =2,3п, соединены соответственно с третьим и четвертым входами (г)- го логического блока первый и второй выходы последнего логического блока соединены соответственно с К- и Явходами триггера контрольного разряда, выходы которого являются выходами устройства, информационные входы разрядов регистра входного кода являются информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем обеспечения контроля чисел, ггредставленных в р-кодах Фибоначчи, в него введены третий элемент И, счетчик, дешифратор, сумматор по модулю два, генератор, р+1-триггеров (где р - номер кода Фибоначчи), вход генератора и пятые входы логических блоков объединены и является первым входом начальной установки устройства, выход генератора соединен с входами синхронизации Р-триггеров и счетным входом счетчика, вход установки первого Р-триггера объединен с входами сброса счетчика и остальных Р-триггеров и является втораи входом начальной установки устройства, вьиоды разрядов счетчика соединены с соответствующими вхогами дешифратора, первый выход которого соединен с первым входом третьего элемента И, выход которого соединен с третьими входами первого и второго элементов И, остальные двыходов дешифратора соединены с шестыми входами соответ 1413632 12ствующих логических блоков, прямой выход первого Э-триггера соединен с вторым входом третьего элемента И, седьмыми входами логических блоков,5 первым входом сумматора по модулю два и информационным входом следую - щего Э-триггера, прямой выход каждого предыдущего П-триггера соединен с информационным входом последующего, прямой выход последнего Э-триггера соединен с вторым входом сумматора по модулю два, выход которого соединен с информационным входом первого Р-триггера, синхровходы регистра входного кода подключены к входу запуска устройства. 2, Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что логический 20 блок содержит элементы И, ИЛИ, элементы задержки и инвертор, выход первого элемента ИЛИ соединен с первыми входами второго - пятого элементов И и первого и второго элементов задерж ки, выходы которых соединены с первыми входами соответственно второго и третьего элементов ИЛИ, выходы которых являются первым и вторым выходамиблока соответственна, вторые входытретьего и четвертого элементов И ипервого элемента задержки объединеныи являются первым входом блока, вторые входы второго и пятого элементовИ и второго элемента задержки объединены и являются вторым входом блока,третьи входы второго и четвертогоэлементов И объединены и являютсятретьим входом блока, третьи входытретьего и пятого элементов И объединены и являются четвертым входомблока, вход инвертора объединен спервым входом первого элемента И иявляется пятым входом блока, выходинвертора соединен с первым входомпервого элемента ИЛИ, второй и третий входы которого являются соответственно шестым и седьмым входамиблока, выход первого элемента И сое"динен с вторым входом первого элемента ИЛИ, выходы второго и третьего,четвертого и пятого элементов И соединены соответственно с вторым итретьим входами второго и третьегоэлементов ИЛИ соответственно.