Преобразователь код-шим-сигнал

СОКЭЗ СОВГТСКИХСОЦИАЛИСТ ИЧЕ СКИРЕСПУГзЛИК 7255 А(53)5 Н 03 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к тех роаналогового преобразования быть использовано в системах ав ского регулирования. Изобретен ляет повысить быстродействие преобразования, Для этого в пре тель код - ШИМ-сигнал введе триггер, первый и второй злемен начальных условий, блок задерж рующая матрица и второй комп з.п.ф-лы, 4 ил. мотехе, М.: ИГющую матрицу 12 и первый и второй комй раТоры 13 и 14 на - разрядов каждый 2соответственно,Первый компаратор 13, первый элементИ 9, первый триггер 5 и первый формирователь 7 образуют канал младших разрядовпреобразователя,а последовательно соединенные второй компаратор 14, второй элемент И 10, второй триггер 6 и второйформирователь 8 - канал старших разрядовпреобразователя, По своему составу и техническим характеристикам оба каналаидентичны.Блок 3 начальных условий (фиг. 2) содержит одновибратор 15 и О-триггер 16Блок задержки (фиг, 3) содержит одновибратор 17 и элемент И 18,Преобразователь работает следующимобразом,Генератор 1 тактовых импульсов заполняет своими импульсами О 1 счетчик 2(фиг. 1). Задним фронтом импульса старшеЫго - разряда счетчика запускается одно 2 я является повыше- точности преобразор 4 1 ч-разрядного кода, периггеры 5 и 6 соответственно, о соединенные с первым и ователями 7 и 8 соответсти второй элементы И 9 и 10блок 11 задержки, суммиии, регис 1 второй тр едовательн м формир о, первый етственно ло вый пос венн соот(53) 634.325 (088,8)56) Авторское свидетельство СССРМ 993470, кл, Н 03 М 1/66, 1981.Гальперин М,В, Практическая сника в промышленной автоматЭнергоатомиздат, 1987, с. 252,(54) ПРЕОБРАЗОВАТЕЛЬ КОД - ШНАЛ Изобретение относится к технике цифроаналогового преобразования с промежуточным преобразованием двоичного кодаво временной интервал и предназначенодля использования в системах автоматического регулирования,Целью иэобретениние быстродействия ивания,На фиг. 1 представлена функциональная схема преобразователя; на фиг, 2 - выполнение блока задания начальныхусловий; на фиг, 3 - выполнение блока задержки; на фиг, 4 - временные диаграммы,поясняющие работу преобразователя.Преобразователь содержит генератор 1тактовых импульсов, синхронный счетчик 2Мна - разрядов, блок 3 задания начальных2 нике цифи может томатичеие позвои точность образованы второй ты И, блок ки, суммиаратор. 2вибратор 15 блока задания начальных условий (фиг, 2), Он формирует импульс Оз длительностью Т 0г 02 Т, где Т - период следования импульсов О, Затем импульс поступает на В-вход О-триггера 16 (фиг 2), а нэ его С-вход подают тактовые импульсы О. В итоге триггер формирует импульс Оа длительностью То, начало которого совпадает с моментом заполнения счетчика 2 (фиг. 1) Он поступает, в частности, на запрещающий вход указанного счетчика, задерживая его работу нэ один период тактовой частоты Эпюра напряжения первого разряда счетчика представлена сигналом О 5 (фиг. 4). Интервал времени действия импульса Ол используют для введения текущей информации в регистр 4 (фиг. 1).С помощью компараторов 13 и 14 код синхронного счетчика 2 непрерывно и одновременно сравнивают соответственно сМмладшими (с первого по ) и старшими2М(с - + 1 по М) разрядами регистра 4 В2момент наступления равенства кодов компэрэторы 13 и 14 формируют независимо один от другоо сигналы совпадения кодовПусть, например, в младшие разряды регистра 4 введено два импульса. Тогда равенство кодов этой половины реистоа и синхронного счетчика наступит спустя один период его работы, При этом на выходе хомпаратора 13 будет наблюдаться импульс О; (фиг, 4). Аналогичным образом будет формироваться импульс равенства кодов и дпя группы старших разрядов регистра.В зависимости от сравниваемых чис п компараторы 13 и 14 вносят, однако, замет ный разброс задержки выдачи сигнала равенства кодов. Это выражается в практически случайном положении пере днего фронта выходного импупьсз Ог, компаратора. В итоге заметно меняются величины дискретных приращений напря жения преобразователя. Дяя исключения этой погрешности сигнал равенства кодов формируют в моменты, синхронизированные с началом ближайшего следующего полупериода тактовых импульсов, г.е. задерживают передний фронт импульсое совпадения кодов до переднего фронта тактового импульса следующего полупериода. Эту операцию осуществляют с помощью элемента И 9 в канале младших разрядов преобразователя и элемента И 10 в канапе его старших разрядов. Для приведенного выше примера временное положение результирующего сигнала показано в виде импульса Оу.Импульсы с выходов элементов И 9 и И 10 своими передними фронтами сбрасывают триперы 5 и б. т.е, определяют длительность ШИМ-сигналов в каждом из каналов Начало формирования этих импульсов, учитывая искусственно введенную задержку их окончания, должно быть сдвинуто нэ половину периода тактовой частоты синхронноо счетчика относительно момента начала его работы, т.е, относительно заднего фронта импульса начальных условий Ол, Формирование импульса запуска ШИМ- сигнала производят с помощью синхронизированного блока 11 задержки (фиг, 1, 3).На первый вход блока задержки (фиг, 3) подают импульс установки начальных условий Оп. Одновибратор 17 укаэанного блока формирует импульс Оя длительностью3Т,г. - ,- Т (фиг. 4), Этот импульс поступэег нэ первый вход элемента И 18 (фиг, 3), нэ второй вход которого подают импульсы О 1 тактового генерэ,оиа 1 (фи. 1), В итоге нэ выходе блока получают полупериодный импульс Ов, задержанный относительно заднего фронта импульса Ол на время Т/2, т е, импульс запуска ШИМ-сигнала Своим передним фронтом указанный импульс зэпу хает триггеры 5 и б (фиг, 1) Таким образос помощью импульсов О и От фопмируют задержанный и скорректировэнньи ШИМ-сигнал, обладающий высокой эбппьностью длительности Дпя приве денньх выше конкретных условий он имеет форму сигнала О 0 (фиг 4) Тэл же для сравнения под индексом О показаны форма и попоххени ШИУ-сигнала, который бып бы без его обработки.Широтно модулированные импульсы канапэ младших разрядов с выхода первого три. ерэ 5 поступают на формирователь 7, а аналогичные импульсы канала старших разрядов с выхода втрого триггера б - на форлирователь 8, После формирователей 7 и 8 эти импульсы поступают нэ сооветствующие разрядные входы суммирующей матрицы 12. В матрице 12 импульсные сигналы схпэдываются в необходимых весовых соотношениях. Сигналы младших разрядов, поступающие на первый вход матрицы 12 с формирователя 7, ослабляются при этом в 2 М/2 раз относительно сигналов старших разрядов, поступающих с формирователя 8 нэ второй вход матрицы,Относительное напряжение на выходе Р-матрицы 12 равно 10 15 20 2 - 30 35 40 45 50 55 О 1 Тшп Тш 2Омакс 2 ч 2 Т Тгде Т = - (2 + 1) - период работы синх 1 М/2ронного счетчика 2 (с учетом режектированного блоком 3 периода тактовой частоты т);Тш и Т 1112 - длительности импульсов. пропорциональные числовому эквиваленту кода младших и старших разрядов регистра 4 соответственно,Это позволяет выразить относительное выходное напряжение устройства в виде- + 11О 1максГДЕ Гч 1 и 1 ч 2 - ЧИСлОеыЕ ЭквивалЕнты кодОв,образованных разрядами регистра 4 от перК 1 Чвого по -- и от - + 1 до М соответствен 2 2но.Поскольку в устройстве сравниваются одновременно коды обеих половин разрядое М-разрядного регистра 4, то это сокэа щает общее время сравнения кодов в 2 раз Во столько же раз повышается по сравнению с прототипом быстродействие устройства.П р и м е р. Преобразуют е аналоговую форму 12-разрядный двоичный код ре 1 ерсиеного счетчика, Реверсиеный счетчик е 1- полнен на микросхемах К 155 ИГ 7 Генератор тактовых импульсоимеет часО ту 620 кГц. Синхронный счетчик - шестипа,: - рядный, собран на микросхемах К 155 И 1-5 Первый и еторои компараторы на 6 разр Дое каждый собраны на микросх, м;х КР 531 СП 1 В изготовленном устройстве преобразуемый код снимают непосред.1- еенно с выходов двоичного реверсивного счетчика, исключив при з 1 ом статический регистр-защелку,Выигрыш в быстродействии ЦАП, собранного по предлагаемой схеме в 64 (в 26) раза,Погрешность величины дискретности выходного напряжения за счет разброса задержки времени сравнения кодов дос гигала 10-11 ж,. Путем введения синхронизированной задержки ШИМ-сигналов эта погрешность исключена.С целью повышения величины дискретности выходного напряжения суммирующая матрица 12 сделана деухзеенной с коэффициентом ослабления п = 8 на одно ЗЕЕНО,При а 1 лплитуде импульсое формироеа тел я величиной 10 В величина дискретности выходного напряжения составила 1,88 мВ Для фильтрации высокочастотных состаеляющих ШИМ-сигнала в узловых точках матрицы установлены конденсаторы.Формула изобретения 5 1. Преобразователь код - ШИМ-сигнал,содержащий последовательно соединенные генератор тактовых импульсов и синхронный счетчик, последовательно соединенные первый триггер и первый фор мирователь. а также регистр Й-разрядногокода и первый компаратор, первые входы сравниваемого кода которого от первого по йю Ю- -й разряды включительно соединены по 215 разрядно с соответствующими от первогоЫпо - -й разряды вклк,ительно выходами2синхронного счетчика, а вторые входы сравниваемого кода компаратора от первого по 20- -й разряды включительно соединены поразрядно с соответствующими от первогоМпо - -й разряд включительно выходами225 младших разрядов регистра й-разрядногокода, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и точности преобразования, в него введены первый и второи элементы И, блок задания на эльных З 0 уелоий, блок задержки сумми ук 1 О 1 ая;фа 1- рица, пйследоеа 1 ельно содиненне Гто ,эсй триггер м второй формироеатс, а така . второй компа атпп, пг.реь;е и. Оды СРаН еаЕМОго КОДа КотОРОгп От ПЕРЕО;ОК- ,- -й раэряД ВКЛЮЧИтЕЛ НО СО лИНЕНЬ И 1 - разрядно с выходами старших пазрядое реГистра Й-разрядного кода От (.+ .10 г 10йМ-и разряд соогеетственно, вторые входыГ 1сравниваемого кода от первого по - - -й разг -ряд включительно соединены поразрядно сКсоответствующими от первого по -- -и раз2ряд включительно выходами синхронногойсчетчика, выход старшего - -го рэряда которого соединен с первым входом блика задания начальных условий, второй вход ко.торого соединен с выходом генератора и обьединен с пеовым входом блока задержки и первыми входами гервого и второго элементов И, а выход соединен с е срым вхо 5 г Дом СИНхрОННОГО Счетчика и С вторымвходом блока задержки выход которого соединен с входами запуска первого 1 в-Орого триггеров, пои этом выходы первого и второго компараторое соединены соответст- ЕЕННО С ВТОРЫМИ ВХОДаМИ ПЕРВОГО П ВТОРОГО1667255 фиг,х элементов И, выходы которых соединенысоответственно с входами сброса первого ивторого триггеров, а выходы первого и второго формирователей соединены с соответствующими входами суммирующей 5матрицы, выход которой является выходной шиной,2, Преобразователь по и. 1 о т л и ч а ющ и й с я тем, что блок задания начальныхусловий выполнен на последовательно соединенных одновибраторах и О-триггере,причем вход одновибратора является первым входом блока. выход соединен с й-входом О-триггера, С-вход которого является вторым входом блока, а выход - выходом блока,3, Преобразователь по и, 1, о т л и ч а ющ и й с я тем, что блок задержки выполнен на последовательно соединенных одновибраторе и элементе И, причем вход одновибратора является вторым входом блока, выход соединен с первым входом элемента И, второй вход которого является первым входом блока, а выход - выходом блока.1667255 То Г/о Лало ФоГоФиг, Ф Составитель В.СолодоваТехред М.Моргентал Корректор В.Гирняк Редактор А.Маковская Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 2534 Тираж 464 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5