Хонари

Номер патента: 1830623

Опубликовано: 30.07.1993

Авторы: Манукян, Маркарян, Хонари

МПК: H03M 13/00, H03M 13/12, H04L 27/18 ...

Метки: кодек, конструкции, сигнально-кодовой

...входы сеерточного кодера, который осуществляет кодирование входного сигнала в соответствии с порождающей матрицей 6,Кодер состоит из первого, второго итретьего сумматоров по модулю два 1, 3, 5псрвого и второго регистров сдвига 2, 4. Как отме галось выше, кодер имеет четыре состояния, Сггстояггия соответствуют первымразрядам первого и второго двухразрядеыхрегистров сдвига 2, 4, Например, допустим в первом разряде первого регистра 2 сдвигаО, а в первом разряде второго регистра 4сдвига 1, Это означает, что кодер находитсяв состоянии 01. и кодирование и декодирование ведется в соответствии с этим состоянием, С г 1 риходом следующих информационных символов на входы реглстрое сдвига 2., 4 старая информация сдвигается во вторые разрядц...

Номер патента: 1809534

Опубликовано: 15.04.1993

Авторы: Маркарян, Межлумян, Хонари

МПК: H03M 5/12

Метки: волоконно-оптических, информации, исправления, ошибок, передачи, системах

...14 подключены к управляющий вход компаратора поступает информационным входам коммутатора 15, сигнал тактовой частоты компаратороткры- Вышеприведенные адресные сигналы девается уровнем логического "0". шифратора 14 поступают так же и на седьВ моменты времени, задаваемые отри- З 5 мой, восьмой и девятый управляющий цательным перепадом тактовой частоты и. входы коммутатора 15 и на первые три инсоответствующие середине тактового ин- формационныевходы блокапамяти 14, Комтервала, компаратор 4 осуществляет срав- мутатор 15 пропускаетнавыходтолькоодин нение принятого сигнала со значением. соответствующий результат сравнения в порога, и, если сигнал превышает порог, то 40 каждом конкретном случае, задаваемом на выходе компаратора 4...

Номер патента: 1783612

Опубликовано: 23.12.1992

Авторы: Манукян, Маркарян, Хонари

МПК: H03M 5/00, H03M 5/14

Метки: декодирующее

...НЕ соединен со вторым входом блока управления 6 и первым входом блока коммутации 7, первый выход блока управления 6 подключен ко второму входу блока аналоговой памяти 3, второй и третий выходы соединены соответственно с вторым и третьим входами блока коммутации 7, четвертый выход подключен к С-входу второго триггера 16, первый выход блока коммутации 7 соединен с третьим входом блока аналоговой памяти 3, второй выход соединен с третьим входом компаратора 8, со вторым входом дешифратора 9, и С - входом первого триггера 15, первый выход дешифратора 9 соединен через второй 10 элемент НЕ с первым входом первого 12 элемента И, второй выход дешифратора 9 соединен с первым входом второго 13 элемента И, третий выход дешифратора 9 соединен...