Взаимно-базисный корректор

СОЮЗ СОВЕтсНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3 04 504 Н ВЕННЫЙ КОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИИ ГОСУД ПОД с 3,е: л,ПИСАНИЕ ИЗОБРЕТЕН ЙЦщр,коррекция78, с.116,рек- исх Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Владимирский политехнический институт(54) .ВЗАИМНО-БАЗИСНЫЙ КОРРЕКТОР (57) Изобретение относится к электросвязи и может использоваться для коррекции межсимвольной интерференции (МСИ) в системах передачи данных с амплитудно-импульсной манипуляцией. Цель изобретения - расширение диапазона корректируемых линейных искажений сигнала. Взаимно-базисный кор тор содержит блок 1 формирования одного сигнального базиса, блок 2 синхронизации, блок 3 настройки,блок 4 регуляторов затухания,сумматор 5 и блок 6 стробирования. Блок 1 состоит из несколькихлиний задержки. В блоке 3 настройкив результате определения элементовматрицы Грама и регулировки опорныхнапряжений формируется вектор управления для блока 4 регуляторов затухания. При последовательном прохождении сигнала через блоки 1, 4, сумматор 5 и блок б стробирования на выходе последнего имеют место текущиезначения скалярного произведения текущего вектора исходного сигнальногобазиса с компонентами МСИ и векторавзаимного базиса, который заведомоортогонален к компонентам МСИ. Приэтом на выходе устр-ва формируетсяинформационная сигнальная последовательность с подавлением МСИ, 6 ил.Изобретение относится к электросвязи и может быть использовано длякоррекции межсимвольной интерференции (МСИ) в системах передач данныхс амплитудно-импульсной манипуляцией.Цель изобретения - расширение диапазона корректируемых линейных иска"жений сигнала.На фиг, 1 представлена структурная электрическая схема взанмно-базисного корректора на фиг. 2 - структурная электрическая схема блока формирования исходного сигнала базиса,на фиг. 3 - структурная электрическая схема блока настройки, на фиг.4 структурная электрическая схема блокаФормирования матрицы Грама, на фиг,5 -структурная электрическая схема блока формирования вектора невязки; нафиг. 6 - структурная электрическаясхема матричного перемножителя,Взаимно-базисный корректор содер.жит блок 1 Формирования исходногосигнального базиса, блок синхронизации, блок 3 настройки, блок 4 регуляторов затухания, сумйатор 5, блок 6стробирования.Блок 1 Формирования исходного сигнального базиса состоит из аналого,вой секционированной линии задержки7 (1-1)-одной, дополнительных аналоговых секционироваиных линий задержки 7, - 7аздая из которых со,держит К элементов 8 задержки, и1-1-элементов 9 задержки.35Блок 3 настройки (Фиг. 3) содержитК лючей 10, К интеграторов 11, блок12 Формирования матрицы Грама, блок13 Форюрования вектора иевязки,матричный перемножитель 14,блок 15 выборкихраиения, блок 16 регулируемых опор.ных напряжений (К)-квадраторов 17,сумматор 18 индикатор 19. Блок 12Формирования матрицы Грама содержитквадраторы 20, перемножители 21, сумматоры 22,Блок 13 Формирования вектора невяэки содержит перемножители 23, сумматоры 24.Матричный перемножитель 14 содержит перемножители 25, сумматоры 26.Взаимно-базисный корректор работает следующим образом.Во время настройки от блока 2 синхронизации на ключи 10 блока 3 настройки выдаются импульсы разрешениясчитывания, период следования которых Т,. В этом случае на выходе клю чей 10 имеют место отсчетные значения импульснбго отклика, которые усредняются в интеграторах 11 и подаются на входы блока 12 формированияматрицы Грама, в котором реализуетсяоперация определения матрицы Грамапорядка (21-1) (2 Е) исходного сигнального базиса, т.е. вычислениематрицы Г=А А , где А - блочная матрица циркулянтного сдвига размерности( Ф ( Эка из элементов исходногобазиса а;- номер отвода аналоговой сек-.ционированной линии задержки7 о 7 Еэ,1 - номер аналоговой секционированной линии задержки 7 - 7 ,К - число элементов 8 задержкив каждой из аналоговых секционированных линий задержки 7- 7з. = 0,1, 1-1;К =Т,/Т + 1,где Т, /Т- целая часть числа,всюстоящего в квадратныхскобках,Т - длительность импульсного отклика канала натестовый сигнал;Т - период следования информационных сигналов.Элементы 8 задержки обеспечиваютзадержку, равную Т, а задержка Т;,вносимая элементами 9 задержки, выбирается из условия О ( Т;с Т.На. выходах блока 12 формированияматрицы Грама имеют место сигналы,соответствующие значениям элементовматрицы Грама. Изменяя положения потенциометров блока 16 регулируемыхопорных напряжений, добиваются минимального показания индикатора 19, который индицирует величину нормы невязки г = Г- Ь, где Ь - заданныйвектор размерности (21-1), 1-1 первых(3.6) 1-з 1-5: Вычисление производится в число этапов, равное относительной памяти канала. Реализация выражения (2) осуществляется посредством квадраторов 20 и перемножителей 21, На выходах сумматоров 22 формируются сигналы в соответствии с (3.1)-(3,6). формирование вектора невязки осуществляется в блоке 13 формирования вектора невязки посредством перемножителей 23 и сумматоров 24.После достижения минимума показаний индикатора 19, соответствующего окончания режима настройки, в блоке з 14033824 И последних компонент которого равны Формирование матрицы Грама при нулю, а К.-я компонента равна значе- произвольной памяти канала и числе нию амплитуды импульса тестового сиг- аналоговых секционированных линий занала; Ь =0; 0;Б О ОЗ.При рержки 7 - 7 в,происходит следующим этом норма невязки г определяется образом.посредством квадраторов 17 и сумматора 18. В результате регулирования на Элементы матрицы Грама Г=АА в выходах блока 16 регулируемых опор- соответствии с выражением (1) полных напряжений устанавливаются напря ностью определяются парциальными ска- . жения, соответствующие результату ре- лярными произведениями векторов Ь; шения системы линейных уравнений Г = Ь. 6 Решение этой системы дает представ- (Ь Ь) =аа1ление базисного вектора взаимного бак зиса Б = А , который ортогонален 16 Это позволяет при вычислении скако всем компонентам МСИ и не ортого- лярных произведений исходного сигнальнален к информационной компоненте, ного базиса, образующих указанную Управляющие напряжения с выхода бло- матрицу Грама, сначала вычислить парка 16 регулируемых опорных напряжений циальные скалярные произведения, а поступают на соответствующие входы 20 затем на их основе скалярные произ- матричного перемножителя 14, который ведения базисных векторов исходного реализует операцию умножения матрицы сигнального базиса. Проиллюстрируем на вектор. Сигнал с выхода матрично- это на примере относительной памяти го перемножителя 14, имеющий размер- канала, равной пяти. Матрица Грама ность 1 б 1 является вектором управле при этом имеет размеры 9 на 9 и сосния блока 4 регуляторов затухания. тоит из элементов следующего вида:г-З-О. К- (Ь,Ь,) К - (ЬЬ 1) К В, + (Ь,Ьа)03382 6 1-1 ФС = 8,а,+ , 8;я; (4)с ( )1е где я. - вектор размерности 1 1,т.е.импульсный отклик канала на информа,ционный сигнал, принадлежащий д-ому тактовому интервалу; Б, информационный параметр АИМ сигнала, 1 - относительная память канала. В соответствии со свойствами взаимного базиса всегда выполняется соотношение (С, У) =, Я;.Вектор 0 на выходе матричного перемножителя 14 формируется посредством перемножителей 25 и сумматоров 26,В режиме "Работа" при последова" тельном прохождении сигнала через блок 1 формирования исходного сигнального базиса блок 4 регуляторов затухания, сумматор 5 и блок 6 стробирования, управляемый тактовыми импульсачи с периодом Т от блока 2 синхронизации, на выходе устройства формируется информационная сигнальная после 1 овательность с подавлением МСИ. На выходе блока 6 стробирования имеют Йесто текущие значения скалярного произведения текущего вектора исходного сигнального базиса с компонентами МСИ и вектора взаимного базиса который заведомо ортогонален к компойентам межсимвольной интерференции,5 14 15 выборки-хранения запоминаются управляющие напряжения.Исходный вектор наблюдаемого сигнала в момент времени дТ, соответствующий полному вхождению -го информационного сигнала в аналоговую секционированную линию задержки 7: Формула изобретения Взаимно-базисный корректор, соДержащий блок настройки, блок синхронизации и последовательно соединенные блок формирования исходного сигнального базиса, вход которого соединен с входом блока синхронизации и является входом взаимно-базисного корректора, блок регуляторов затухаНия, сумматор и блок стробирования, Второй вход которого соединен с выХодом блока синхронизации, блок форйирования исходного сигнального базиса содержит аналоговую секционироВанную линию задержки, вход которой является входом блока формирования исходного сигнального базиса, блокнастройки содержит К интеграторов исумматор, о т л и ч а ю щ и й с ятем, что, с целью расширения диапазона корректируемых линейных искаженийсигнала, в блок формирования исходного сигнального базиса введены 1-1дополнительных аналоговых секционированных линий задержки и 1-1-элементовзадержки, входы каждого иэ которыхсоединены с входом аналоговой секционированной линии задержки, а выходкаждого,из элементов задержки подключен к входу соответствующей дополнительной аналоговой секционированнойлинии задержки, выходы каждой из секций которых, вход и выход каждой изсекций аналоговой секционированной 20 линии задержки являются многоразрядным выходом блока формирования исходного сигнального базиса и которыйсоединен с первым многоразрядным входом блока настройки, в который вве дены К1 ключей, первый вход каждо-го из которых является соответствующим разрядом первого многоразрядноговхода блока настройки, а второй входкаждого ключа является вторым входом ЗО блока настройки, который подключенко второму выходу блока синхронизации, блок формирования матрицы Грама,блок формирования вектора невязки,блок регулирования опорных напряжений,матричный перемножитель, блок выбор- ЗБки-хранения, выход которого являетсявыходом блока настройки и подключенк первому входу блока регуляторовзатухания, 2 К-квадраторов, суммао тор . и индикатор, при этом в блокенастройки выход каждого из ключей через соответствующий интегратор подключен к соответствующему входу блокаформирования матрицы Грама и к соответствующему информационному входуматричного перемножителя, выход которого подключен к входу блока выборки-хранения, выходы блока формирования матрицы Грама подключены к соответствующим информационным входамблока формирования вектора невязки,выходы которого через 2 К-квадраторыподключены к соответствующему входусумматора, выход которого подключен киндикатору, а выходы блока регулировабб ния опорных напряжений подключены куправляющим входам блока формированиявектора невязки и матричного перемножителя.1403382 Юл)5 Составитель Ш. Эвьянтор Н,Горват Техред М.Ходанич . Корректор Л.Пилипенг изводственно-полиграфическое предприятие, г. Ужгор д, у . ро о л. П оектная 4Э каз 3005/56 Тираж 660 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, РаувПодписноекомитета СССРи открытийкая наб., д, 4