Устройство управления следящим приводом

СОЮЗ СОВЕТСКИХСОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИК 9)программног ническое 01, 1977.Изобретени тносится к автома тике и предназнач ния в системах чиго управления старетения является устроииводомтем, применени следящимдостигаетс ржит ледо которое сос периодом чателей с кий "0",гич вычислиОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ИСАНИЕ ИЗ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО УПРАВЛЕНИЯ СЛЕДЯЦЖПРИВОДОМ ено для использоваслового программнонками. Целью изобрасширение области ства управленияПоставленная цель что в устройство, генератор импульсов ания Т, ш переклюкой 11 на логичесТЕНИЯ "ИЬЛН 5,д тель, выход которого соединен с первым входом генератора одиночного импульса, и каналов управления, каждыйиз которых содержит дискриминатор,введены элемент задержки, блок таймера, первый и второй 2 п-разрядныерегистры, а в каждый канал управления - управляемый делитель частоты.В каждом канале управления дискриминатор, работающий в фазовом режиме,сравнивает фазу импульсов обратнойсвязи группы входов устройства с фазой импульсов на выходе управляемогоделителя частоты. При разности фаз,оотличной от 180 , на выходе дискриминатора формируется сигнал рассогласования, поступающий на первую группувыходов устройства. При расчете траектории вычислитель формирует импульсы положительного или отрицательногоперемещения по каждому каналу управления. Эти импульсы записываются впервый регистр, а с его выхода - вовторой регистр, На выходах второгорегистра формируются импульсы канала скоростного управления, поступающие на выход устройства. 3 ил, 1383288Изобретение относится к области автоматики и предназначено для использования в системах числового программного управления (СЧПУ) станками.Цель изобретения - расширение области применения.На фиг, 1 приведена функциональная схема устройства управления следящим приводом, на фиг. 2 - схема управляемого делителя частоты, на фиг,3 - схема блока таймера.Устройство содержит генератор 1 импулЬсов, ш переключателей 2. вычислитель 3, генератор 4 одиночного импульса, и дискриминаторов 5, элемент б задержки, регулируемый таймер , первый и второй 2 п-разрядных регистра 8 и 9 и п управляемых делителей 10 частоты.Управляемый делитель 10 частоты содержит элемент 2 ИЛИ-НЕ 11, триггер 12, элемент 2 И 13, формирователь 14 импульсов, элемент 2-2 ИИЛИ 15 и делитель 16 частоты,Регулируемый таймер 7 содержит триггер 17, первый 18 и второй 19 счетчики, мультиплексор 20, второй 21, третий 22 и четвертый 23 элементы задержки.Устройство работает следующим образом.После включения, а также в исходном состоянии импульсы на выходах вычислителя 3 отсутствуют. Поэтому на выходе генератора 4 одиночного импульса импульсов тоже нет, В результате состояние блока 7 таймера остается неизменным, на его выходах импульсов нет, а регистры 8 и 9 сохраняют свое нулевое состояние, Отсутствие на первом и втором входах управляемых делителей 10 частоты управляющих сигналов с выходов регистра 8 устанавливает для указанных делителей обычный режим деления тактовой последовательности импульсов с выхода генератора 1 импульсов с периодом следования, равным Т. С выхода управляемых делителей 10 частоты импульсы, имеющие постоянное временное положение (фазу), поступают на вторые входы дискриминаторов 5 соответственно. На первые входы дискриминаторов с той же частотой поступают импульсы (сигнал обратной сврзи) из группы п входов устройства и на выходе дискриминаторов формируются управляющие сигналы, составляющие.первую группу из п выходов устройства.Таким образом, в исходном состоянии, а при включении уже после отработки возможного рассогласования,на выходе каждого дискриминатора рассогласования нет, а импульсы на первом их входе имеют сдвиг по фазе во180 относительно импульсов на втором входе,С началом работы вычислителя 3 на1 его группе выходов начинают появлять- ся импульсы, количество которых покаждому выходу определяет величинуперемещения. Эти импульсы синхронизированы в вычислителе 3 импульсами,которые поступают с выхода вычислителя 3 на первый вход генератора 4одиночного импульса, Частота их следования намного меньше частоты следования выходных импульсов генератора 1 импульсов.25 С поступлением импульса на первыйвход генератора 4 одиночного импульса на его выходе формируется импульс,синхронизированный очередным импульсом генератора 1 импульсов, который30 через элемент 6 задержки поступаетна второй вход генератора 4 одиночного импульса. Передним фронтом сформированного импульса через С-входпервого регистра 8 производится за 35пись в него с Р-входов единицы илинуля, соответствующих наличию илиотсутствию импульса в группе выходоввычислителя 3, Эта информация черезвыходы первого регистра 8 подается40на одноименные разряды 0-входов второго регистра 9 и на соответствующиепервые или вторые входы управляемыхделителей частоты каждого из и каналов управления. 1(роме того, выходной45импульс генератора 4 одиночного импульса поступает на первый вход таймера 7. На выходах таймера 7 появляются импульсы с задержкой относительно импульсов на его первом входе,а именно на втором выходе на величи 50ну 2, , на первом выходе с , нагтретьем выходе з , причем с, сю.Ввиду идентичности и независимости каналов управления дальнейшую работу устройства рассмотрим по 1-му-иналу управления. При работе вычислителя 3 возможныследующие случаи, 138328 ЬСлучай 1Импульсы из вычислителя3 на Вг;- и Вг, -входы первого реггистра 8 не поступают. Поэтому поимпульсу на С-входе первого регистра58 на его Р- и Г; -выходах сохраняется нулевое состояние и оно не изменится после поступления импульсана К-вход первого регистра 8, Аналогично не изменится нулевое состояниеРг - и Р -выходов второго регистра 9 после поступления импульсов наего С- и К-входы. Отсутствие управляющих сигналов на первом и второмвходах управляемого делителя 10 частоты обеспечивает неизменность фазыего выходных импульсов. Поэтому навыходе дискриминатора 5 сигналы аналогичны сигналам в исходном состоянииСлучай 2. Из вычислителя 3 на 20Р;,-вход первого регистра 8 поступа.ет импульс для положительного перемещения. Одновременно на выходе вычислителя 3 появляется импульс, которыйчерез генератор 4 одиночного импульса осуществляет запись в первый регистр 8, так что на Р-выходепоследнего появляется управляющийсигнал. Этот сигнал по первому входууправляемого делителя 10 частотыуменьшает коэффициент деления последнего в два раза. В зависимостиот того, через какое число К периодов (К = 1,2,) тактовой последовательности импульсов с выхода генератора 1 импульсов на К-вход первогорегистра 8 придет импульс сброса,указанная выше операция будет эквивалентна добавлению К импульсов втактовую последовательность импульсов на третьем входе управляемогоделителя 10 частоты. В результате наего выходе фаза импульсной последова"тельности сдвинется на К шагов в положительном направлении.Случай 3. Из вычислителя 3 на О, -гвход первого регистра 8 поступаетимпульс для отрицательного перемещения. Здесь имеет место изложенное вслучае 2 с тем отличием, что сигналГ; -выхода первого регистра 8, пос.50тупая на второй вход управляемогоделителя 10 частоты, запретит прохождение импульсов тактовой последовательности через указанный делитель.Такая операция эквивалентна вычитанию К импульсов,Изменение фазы импульсной последовательности на втором входе дискри минатора 5 на К шагов в положитель -ном или в отрицательном направлениивызывает на его выходе рассогласование,В рассмотренных выше случаях 2 и3 управляющий сигнал с выходов первого регистра 8 подавался, кроме того,на соответствующие входы второгорегистра 9. Импульсом по С-входу внего производилась запись, а следующим затем импульсом осуществлялсясброс по К-входу. В результате приимпульсе положительного перемещенияна Г;., -выходе второго регистра 9, апри импульсе отрицательного перемещения на Р -выходе, формируется импульс канала скоростного управления, который является дополнительным выходным воздействием к сигналу рассогласования на выходе дискриминатора 5, что повышает динамические свойства устройства управления,Длительность импульса канала скоростного управления, равная с =а,где а = 1,2 в зависимости оттребуемых динамических характеристикустройства может быть изменена вшироком диапазоне путем соответствующей установки таймера 7, которая определяет величину числа а.С другой стороны, масштабное преобразование на К шагов перемещений, определяемых вычислителем 3, устанавливается с помощью подключения переключателя 2 Б к логической "1", а остальных - к логическому "0". Поэтому импульс на первом выходе тайме-, ра 7 появляется с задержкой на величину ( = 1 сТ.Таким образом, с помощью таймера 7 длительность импульса канала скоростного управления, равная с == а 1 Т, может быть изменена изменением величины коэффициента а с учетом требований к динамическим характеристикам устройства, в то же времявеличина с остается пропорциональной величине заданной на ш переключателях дискретности, что обеспечивает постоянство динамических характеристик во всем допустимом диапазоне значений дискретностей.Для обеспечения работоспособностиустройства величина должны быть меньше наименьшего периода следования импульсов с выхода вычислителя 3,Пример реализации управляемого делителя частоты приведен нафиг 2. Делитель работает следующим образом, При отсутствии сигналов на первом и втором входах управляемого делителя частоты сигнал с выхода элемента 2 ИЛИ-НЕ 11 разрешает прохождение тактовой последовательности на вход триггера 12 через элемент 2 И 13, С инверсного выхода триггера 12 через формирователь 1 гг импульсов 10 и элемент 2-2 ИИЛИ 15 импульсы поступают на вход делителя 1 б частоты. Коэффициент деления импульсов тактовой последовательности в этом случае ранен номинальному значению. При поступлении сигнала на первый вход элемента .2 ИЛИ-НЕ 11 блокируется прохождение импульсов тактовой последовательности на вход триггера 12 и разрешается их прохождение через эле мент 2-2 ИИЛИ 15 сразу на вход делителя 1 б частоты. При этом коэКицинт деления управляемого делителя частоты уменьшается в два раза, что эквивалентно поступлению в управляе мый делитель частоты дополнительного чис.па импульсов. Их количество равно числу периодов импульсов тактовой поспедовательности, в течение которых присутствует сигнал на первом входе элемента 2 ИЛИ-НЕ 11.Поступление сигнала на второй вход делителя частоты с переменным коэффициентом деления блокирует через эле-; менты 2 ИЛИ-НЕ 11 и 2 И 13 прохождение35 импульсов тактовой последовательности, что эквивалентно вычитанию из управляемого делителя частоты определенного числа импульсов, Их количество равно числу периодов импульсов тактовой последовательности, в течение которых присутствует сигнал на втором входе управляемого делителя частоты.Пример реализации таймера 7 приведен на Фиг, 3. В исходном состоянии триггер 17 находится в нулевом состоянии и импульсы с первого входа блока на его динамический Я-вход установки в единицу не поступают. В50 результате с Я-выхода триггера 17 на первый К-вход сброса первого счетчика 18 подается логическая "1" и первый счетчик 18 находиися в нулевом состоянии. Поэтому подсчет входных импульсов тактовой последовательности поступающих через второйФ) вход таймера 7 им не производится. Уровнем логического "0" с 0-выхода триггера 17 через Ь-вход разрешениязаписи во втором счетчике 19 фиксируется состояние его В -входов. Наэтих входах с помощью переключателейР , РР таймера 7 устанавливается число, дополняющее число а до числа переполнения второгосчетчика 19.Через группу входов таймера 7 наодин из логических входов мультиплексора 20 подается логическая "1",а на остальные - логический "0", Порядковый номер логического входаединицы соответствует числу 1+1, таккак счет логических входов ведетсяот нуля. Каждое состояние выходовпервого счетчика 18 через группу входов управления мультиплексора 20 подключает к выходу последнего соответствующий логический вход, Посколькучисло Е не равно нулю, то при нулевомсостоянии выходов первого счетчика18 в режиме сброса на выходе мультиплексора 20 сигнала нет,С приходом импульса на первый входтаймера 7 он через элемент 21 задержки поступает на второй выход блока. Величина времени задержки маслаи определяется временем записи инФормации в первый регистр 8, Крометого, по заднему Фронту поступившегоимпульса триггер 17 устанавливаетсяв единицу, в результате чего логическая в 1" по первому К-входу сбросапервого счетчика 18 снимается. Попереднему Фронту очередного импульса.на счетном входе первый счетчик 18начинает работать в режиме счета, приэтом состояние его выходов меняется,последовательно подключая логические входы к выходу мультиплексора20. При подсчете 1-го импульса к его .выходу будет подключен логическийвход, имеющий значение единицы, Импульс с выхода мультиплексора 20 через элемент 22 задержки поступает напервый выход блока, а также на вто-рой К-вход для сброса первого счетчика 18 в нуль, после чего цикл счета возобновится от нуля. Время задержки элемента 22 задержки мало иопределяется необходимостью надежного сброса первого счетчика 18.При установке триггера 17 в единицу с его 0-выхода снимается значение логического 0, с Ь-входа приэтом счетчик 19 начинает считать число циклов работы счетчика 18 в допол13832нение к ранее записанному с Р-входов числу. Когда это число циклов достигнет значения величины а, на выходе второго счетчика 19 появится им 5 пульс переполнения, который по К- входу установит триггер 17 в нулевое состояние. Счетчики 18 и 19 переходят в исходное состояние. Одновременно импульс переполнения через элемент 0 23 задержки поступает на третий выход таймера 7. Элемент 23 задержки имеет ту же задержку, что и элемент 22 задержки, что компенсирует уменьшение длительности импульса канала скоростного управления за счет наличия элемента 21 задержки. Формула изобретения20Устройство управления следящим приводом, содержащее генератор импульсов, ш переключателей, по числу интервалов дискретности, первые входы переключателей соединены с шиной 25 "Логическая единица", вторые входы переключателей подключены к шине "Логический нуль", вычислитель, первый выход которого соединен с первым входом генератора одиночного импульса, и дискриминаторов по числу каналов управления, первый вход каждого дискриминатора соединен с соответствующим входом устройства, выход каждого дискриминатора соединен с соот 35 ветствующим выходом устройства, о тл и ч а ю щ е е с я тем, что, с 8целью расширения области применения, введены элемент задержки, регулируемый таймер, первый и второй 2 п-разрядных регистра, и-управляемых делителей частоты, выход каждого из которых соединен с вторым входом дискриминатора того же канала управления, первый вход каждого х-го управляемого делителя частоты соединен с (2- -1)-м выходом первого регистра и (2--1)-м Р-входом второго регистра, г2 п выходов которого соединены с соответствующими выходами устройства, каждый 2-й Р-вход второго регистра соединен с вторым входом -го управляемого делителя частоты и (20 -м выходом первого регистра, 2 п Р-входов которого соединены с соответствующими выходами вычислителя, К-вход первого регистра соединен с первым выходом регулируемого таймера, каждый 3-й вход Ц = 1,2ш) которого соединен с выходом -го переключателя, второй выход соединен с С-входом второго регистра, К-вход которого соединен с третьим выходом регулируемого таймера, (в+1)-й вход которого соединен с С-входом первого регистра и выходом генератора одиночного импульса, второй вход которого соединен с (ш+2)-м входом регулируемого таймера и выходом элемента задержки, вход которого соединен с выходом генератора импульсов и третьим входом каждого управляемого делителя частоты.1383288 СоставиТехред ь Л.КудрявцевКравчук КоРРектоР А.ТЯско Редактор Е.Па 95 4 ак ул, Проектная, 4 роизводственно-полиграфическое предприятие, г, Ужг ВНИИПИ по д 113035, МоТираж 866 осударственного ко ам изобретений и о ва, Ж, Раушская Подписноемитета СССРткрытийнаб , д 4/5