Устройство для умножения частоты следования импульсов

ОПИСАНИЕ ИЗОБРЕТЕН Ия К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(н 47 гЦ)ОД Союз Советскии Социалистических Республик(22) Заявлено 20,11,72 (21) 1847698/18-24 51 .Ч. 1 хл. 6 061 7,52 с присоединением заявкиосударственный комет Совета Министров ССС оо делам мзооретений) Заявител 54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВявляет Изобретение относится к области вычислительной техники и может быть использовано в устройствах электроизмерительной техники.Известно устройство для умножения частоты следования импульсов, содержащее блок выделения периода и управления, подключенный к генератору эталонной частоты и к шине измеряемой частоты, запоминающий регистр, сумматор, входы которого через схемы совпадения соединены с выходами запоминающего регистра, а управляющие входы схем совпадения через линию задержки подключены к выходу сумматора.Недостатком известного устройства является то, что оно не реагирует на изменения входной частоты.Целью настоящего изобретения ся расширение класса решаемых задач.Сущность изобретения заключается в том, что в устройство дополнительно введены схема совпадения и два делителя частоты, один из которых включен между выходом дополнительной схемы совпадения и входом запоминающего регистра, вход второго делителя частоты подключен к выходу сумматора, а его выход - к третьему входу блока управления, второй выход которого соединен со входом установки пуля обоих делителей частоты, а третий выход подключен к первому входу дополпптельной схемы совпадения, второй вход которои соединен со счетным входом сумматора,На фиг. 1 представлена функциональнаясхема устройства для умножения частоты следования импульсов; на фиг. 2 - 4 представлены временные диаграммы работы устройства в различных режимах.Устройство содержит блок 1 выделения периода и управления, соединенный входом с генератором 2 эталонной частоты, запоминаю щий регистр 3, сумматор 4, схемы совпадения5, включенные между запоминающим регистром 3 и сумматором 4. Импульсные входы схем совпадения 5 через линию задержки 6 соединены с выходом схемы ИЛИ 7, первый 5 вход которой подсоединен к выходу сумматора 4, а второй вход - к первому выходу блока управления 1, второй выход которого связан с входом сумматора 4 и первым входом дополнительной схемы совпадения 8, второй 20 вход которой соединен с третьим выходом блока управления 1, а выход - с входом первого делителя частоты 9, выходом подключенного к входу запоминающего регистра 3, который сбросовым входом соединен с четвертым вы ходом блока управления 1 и с третьим входомсхемы ИЛИ 7. Сбросовый вход первого делителя частоты 9 соединен с первым выходом блока управления 1, со сбросовым входом второго делителя частоты 1 О и с игорым входом З 0 выходной схемы совпадеппя 1, первый вход3которой связан с выходом сумматора 4 и свходом второго делителя частоты 10, соединенного выходом со вторым входом блока управления 1.В исходном состоянии запоминающий регистр 3 и делители частоты 9, 10 находятся внулевых состояниях, схемы совпадения 8, 11закрыты. Импульсы с генератора 2 эталоннойчастоты поступают на первый вход блока 1выделения периода и управления.Работа устройства начинается с моментапоступления на третий вход блока управления1 первого входного импульса, соответствующего началу периода Т, входного сигнала.Блок управления 1 с первого выхода выдаетсигнал через схему ИЛИ 7 и линию задержки 6 на первые входы схем совпадения 5. Число, записанное в запоминающий регистр 3, переносится в обратном коде в сумматор 4. Нулевое состояние запоминающего регистра 3соответствует записанному в него числу О. Число разрядов в запоминающем регистре и сумматоре - л,Все триггеры находятся в нулевом состоянии,При переносе в сумматоре 4 записываетсячисло 2 - 1, что соответствует единичномусостоянию всех триггеров сумматора. Сигналс первого выхода блока управления 1 такжепоступает на второй вход схемы совпадения 11и открывает ее, поступая на сбросовую шинупервого и второго делителей частоты 9, 10,подтверждает их нулевое состояние.Блок управления 1 начинает пропускатьчерез себя импульсы частоты О с генератора 2эталонной частоты. Эти импульсы поступаютсо второго выхода блока управления 1 на входсумматора 4, Первый импульс частоты о переполнит сумматор. При переполнении сумматорс выхода выдает импульс, который через открытую схему совпадения 11 поступает на выход устройства, Импульс с выхода сумматора4 также поступает на вход второго делителячастоты 10 и через схему ИЛИ 7 и линиюзадержки б - на импульсные входы схемысовпадения 5 для очередного переноса числа вобратном коде с запоминающего регистра 3 всумматор 4, Так как в запоминающем регистре число 0 остается неизменным, то частота навыходе сумматора будет равна ,. Когда с выхода сумматора 4 пройдет число импульсов К,равное коэффициенту умножения устройстваи коэффициенту деления второго делителя частоты 10, с выхода второго делителя поступитимпульс на второй вход блока управления 1,который запирающим потенциалом с первоговыхода закрывает схему совпадения 11, а сигналом с третьего выхода открывает схему совпадения 8. Импульсы частоты , начинают поступать через схему совпадения 8 на вход первого делителя частоты 9, имеющего коэффициент деления К. С выхода первого делителячастоты частота поступает на вход запоГоКминающего регистра 3.(1)огде Ж - число импульсов, записанное в запоминающий регистр; ЛУ - дробная часть частного от деления.45 После прихода второго входного импульсана вход блока управления 1 с запоминающего регистра 3 записанное в него число переносится в обратном коде в сумматор 4. В результате в сумматоре окажется число 2" - 1 - У; на чальное число, которое было в сумматоре 4перед переносом, на результат переноса не влияет.Для переполнения сумматора 4 поступающей на него частотой , (периодом То) необхо димо (У+1) импульсов. При переполнении свыхода сумматора поступает импульс через схему совпадения 11 на выход устройства, на второй делитель частоты 10 и на схему совпадения 5 для очередного переноса из запомиоо нающего регистра 3 числа У в обратном коде.Частота на выходе сумматора и на выходе устройства равна , а периодУ+То (У+ 1). Сумматор в устройстве выполня ет роль управляемого делителя частоты. 5 1 О 5 20 25 зо 35 40 4С выхода сумматора 4 импульсы продолжают поступать, но на выход они не проходят; так как схема совпадения 11 закрыта, выходные импульсы со второго делителя частоты 10 на блок управления 1 воздействия не оказывают, пока не поступит следующий входной импульс умножаемой частоты. При поступлении второго входного импульса запирающий потенциал с третьего выхода блока управления 1 закрывает схему совпадения 8, Поступление импульсов на запоминающий регистр 3 прекращается.С первого выхода блока управления 1 поступит сигнал через схему ИЛИ 7, линию задержки 6 на импульсные входы схем совпадения 5, поступит сигнал на второй вход схемы совпадения 11 и на сбросовые входы первого и второго делителей частоты 9, 10, Делители частоты 9, 10 установятся в нулевое состояние, а схема совпадения 11 откроется для прохождения импульсов с выхода сумматора 4 на выход устройства, Из запоминающего регистра 3 переносится число в обратном коде в сумматор 4.Таким образом, за время Тмежду двумя входными импульсами(равное периоду входного сигнала) на выход устройства через схему совпадения 11 поступило К импульсов. Время, в течение которого проходили выходные импульсы через схему совпадения 11, равно То К, где То - период выходного сигнала генератора эталонной частоты. Время, в течение которого поступали импульсы частоты /, через схему совпадения 8 и первый делитель частоты 9 на запоминающий регистр 3, равноТ - Т, К.Количество импульсов, поступивших на запоминающий регистр 3, определяется выражением:5При поступлении с выхода сумматора 4 Кимпульсов второй делитель частоты 10 выдастсигнал ца второй вход блока управления 1,который закроет выходную схему совпадения11 и откроет схему совпадения 8 до приходаследующего входного импульса.Из формулы (1)Т х - То К,тТо Копределим период Т входной частоты1=У+ЛУТо К=У+1+ЛУ Т =ТК(У+1+ЛУ)То К =Т К(У+1)+ТКНайдем время прохождения К выходных импульсов с периодом Т,(У+1). Оно равно: То (У+ 1) К. Сравним период входного сигнала Т, = Т, К(У+1)+Т, КЛУ с временем прохождения К выходных импульсов ТоК(У+ 1) .Эти промежутки времени отличаются друг от друга на То К ЛУ, где ЛУ - дробная величина, минимальное значение которой О, а м а кс им альное стремится к 1.В зависимости от значения ЛУ выходные импульсы могут распределяться строго равномерно внутри периода входного сигнала при ЛУ=О (идеальный случай умножения) или с погрешностью при 0(ЛУ(1. Т, (У+ 1) - период выходных импульсов; Т,К ЛУ - суммарная погрешность от некратности периодов входного и выходного сигналов.При ЛУ, близкой к 1, максимальная суммарная погрешность от некратности около То К,Если У+1=К, максимальная суммарная погрешность от некратности равна шагу квантования (периоду выходного сигнала Т ); при У+1)К максимальная суммарная йогрешность от некратности меньше шага квантования,Суммарная ошибка от некратности, равная шагу квантования, допустима. При измерении выходной частотыона может увеличить показания частотомера на единицу младшего разряда.При измерении выходной частоты появление максимальной погрешности маловероятно, так как ЛУ должно быть близко к 1 и измерение оканчиваться в определенный момент во второй половине периода входного сигнала.Для выполнения условия, когда возможно появление максимальной ошибки от некратности, равной квантованию, необходимо, чтобы У+1=К, и, следовательно, максимальная выходная частота от умножения входной частоты , должна в К раз быть меньше частоты То генератора образцовой частоты. 6где / - выходная частота устройства.Схема совпадения 8 открывается на времяТ,. - То К(Л+1) =То К ЛЛ. Так как Т, К ЛУ(Т, К, то на запоминающий регистр 5 3 импульсы с первого делителя частоты 9 непоступят. Для поступления одного импульса е делителя частоты 9 необходимо, чтобы схема совпадения 8 была открыта ца время Т, К. В установившемся режиме число, записанное в 10 запоминающий регистр, остается постоянным,Для разцых входных частот оно различно.После поступления третьего входного импульса последовательность работы узлов устройства повторяется, Таким образом, уже пос ле прихода второго входного импульса частоты устройство начинает работать в устацовившемся режиме. Переходный процесс после подачи первого входного импульса составляет один период входного сигнала. После по ступления первого входного импульса на выход поступило К выходных импульсов, но оци были неравномерно расположены внутри периода Т,. входного сигнала. С приходом второго входного импульса на выходе появится К 25 выходных импульсов, равномерно расположенных внутри периода Т,. входного сигнала.Диаграмма работы устройства после поступления первого входного импульса изображена на фиг. 2, где изображены;30 а) входная частота ) ;б) выходная частота 1;в) выходные импульсы с второго делителячастоты 10;г) выходные импульсы с первого делителя 35 частоты 9.В установившемся режиме за каждымвходным импульсом на блок управления 1 поступает импульс с выхода второго делителя частоты 10.40 Рассмотрим работу устройства при изменении входной частоты в течение времени умножения.Первый случай - уменьшение входной частоты (увеличение периода). Последующий 45 входной импульс поступил через промежутоквремени Т. ) Т. Время, ца которое откроется схема совпадения 8, будет равцо: Т, - ТоК(У+1).Количество импульсов, прошедших ца запоминающий регистр 3, определяется выражениемТх - ТоК (1+1) Т+7В запоминающем регистре 3 при начальном установившемся режиме записано число Л. В результате изменения периода входного сигнала в запоминающий регистр 3 дописывается г импульсов. Новое число в запоминающем регистре - (Л+1). 11 ри переносе числа (Я+1) в обратном коде из запоминающего регистра 3 в сумматоре 4 запишется число 2 " - Л - Р - 1, (.умматор начинает делить частоту 1 о на Л+ +1, следовательно, период выходного сигнала будет То (Л+г.+1). Время, в течение которого поступает К выходных импульсов, составит То (Ь+Р+1); сравнивая его с выражением (3), видим, что оно отличается от нового периода Т на То К ЛР, что соответствует погрешности некратности периодов входного и выходного сигналов.Наступил установившийся режим. Переходной процесс в этом случае составляет один период входного сигнала, в течение которого К выходных импульсов расположены неравномерно внутри периода входного сигнала.Диаграмма работы устройства для данного случая изображена на фиг. 3, где:а) входная частота 1б) выходная частота 1;в) выходные импульсы со второго делителя частоты 10;г) выходные импульсы с первого делителя частоты 9.Рассмотрим работу устройства при увеличении входной частоты (уменьшении периода).При уменьшении периода входной частоты порядок следования на входы блока управления 1 импульсов входной частотыи импульсов с выхода второго делителя частоты 10 изменяется. Друг за другом на вход блока управления 1 поступают два импульса входной частоты, импульс со второго делителя частоты 10 между ними не успевает пройти. При поступлении второго входного импульса блок управления 1 с четвертого выхода выдает сигнал, который сбрасывает запоминающий регистр 3 в нулевое положение и, поступая через схему ИЛИ 7 и линию задержки 6 на схемы совпадения 5, переписывает в обратном коде из запоминающего регистра число О, соответствующее его нулевому положению, в сумматор 4. 1-1 а выходе сумматора 4 устанавливается частота 1 о, Второй делитель частоты 10 форсированно заполняется и выдает на второй вход блока управления 1 первый импульс, который воздействия на устройство не оказывает. Выходная схема совпадения 11 остается открытой, схема совпадения 8 - закрытой. На выход устройства поступит следующая пачка из К импульсов. Когда поступит К-й импульс, второй делитель частоты 10 выдаст второй импульс на второй вход блока управления 1.Блок управления 1 закроет выходную схему совпадения 11 и откроет схему совпадения 8. На запоминающий регистр 3 с первого де 8лителя частоты 9 начнут поступать импульсыдо прихода следующего импульса входнойчастоты ) на блок управления 1 и могут ещепоступить несколько импульсов с выхода вто 5 рого делителя частоты до поступления входного импульса частоты 1, но они никакоговоздействия не окажут. При поступлении импульса входной частоты блок управления 1закрывает схему совпадения 8, переносит с1 О запоминающего регистра 3 число в обратномкоде в суммагор 4, сбрасывает первый и второй делители внулевое положение, и открывает выходной вентиль 11. Далее повторяютсяуже известные операции. Проходят К импуль 15 сов на выход устройства, поступает импульс свыхода второго делителя частоты 10 на блокуправления 1, который закрывает схему совпадения 11 и открывает схему совпадения 8.На запоминающий регистр 3 начинают по 20 ступать импульсы до момента прихода импульса входной частоты на вход блока управления 1. После этого начинается установившийся режим,В рассмотренном случае время переходно 25 го процесса заняло три периода входного сигнала. В течение переходного процесса накаждый входной импульс приходилось К выходных импульсов, но распределены они былинеравномерно внутри периодов входных им 30 пульсов.Диаграмма работы рассмотренного варианта изображена на фиг. 4, где:а) входная частота 1;б) выходная частота /;35 в) выходные импульсы со второго делителячастоты 10;г) выходные импульсы с первого делителячастоты 9.Ниже приводится вывод переходного про 40 цесса.Принимаем, что в установившемся режимепри произвольной входной частоте 1в запоминающий регистр 3 записано число ( Период выходной частоты в этом случае Т=То45 (С+ 1) .Период входной частотыТ .=То К(С+1)+То К ЛС,где50 К - коэффициент умножения.Частота увеличилась (период уменьшился)в п раз.то К(Ст 1)+Т,.К ЛС гг 55Период входной частоты должен статьТ,;=Т,. + (4)В течение первого измененного периода ТК входного сигнала на выход поступит имипульсов.55 После поступления первого входного им474003 10на запоминающий репоступ яот импульсыгистр, равенК (С+1)+То К С+1+ ЛС - Згг+1Т, Кгг С Лс)л 35 ЬСгдел С+1 40 С+1+ЛС - 2 п+1ил 2 п С++ЛС - За+1 пульса измененной частоты на выход поступит КК импульсов и еще пачка из К импуль- и сов, Все эти импульсы поступают с частотой о (цериодом То), так как в сумматоре 4 записывается число 2" - 1.Интервал времени поступления импульсов равен Т,(п +К) =То(2 К --)= В оставшийся промежуток времени междупервым и вторым входными импульсами черезпервый делитель частоты на запоминающийрегистр 3 будут поступать импульсы.Этот отрезок времени равено К (С+1)+То К ЛС Т К(2по Выражение (5) будет величиной положительной, принимая во внимание следующее. Входная частота может резко изменяться до максимальной. Принимая максимальную ошибку от некратности входной и выходной частоты, равную шагу квантования, имеемС= К, но так как всегда К)2, следовательно, выражение (5) - положительная величина.ТК (С+)+То К ЛС ТК 2 )=оп и То К ( С+1+ ЛС 2+ 1 и пКоличество импульсов, прошедших на запоминающий регистр 3, равноС+1+ЛС1То К- 2+п иТо К С+1+ЛС, 1 С+1+ЛС - 2 и+1 - 2+ п и и В сумматор перенесется число После прихода второго входного импульсаизмененной частоты на выход устройствапройдет пачка из К импульсов с периодомС+1+ЛС - Зп+1Тои Время прохождения этих импульсов равноС+ 1+ ЛС - Зп+ 1Т Ки Промежуток времени до прихода следующего входного импульса, в течение которого С+ 1 г- Лс - С - 1 ЛС+ Зл - 1=-То Ки На запоминающий регистр поступит цмпу,ьсово (Згг - 1) Зп - 1ТК гг п В запоминающем регистре запишется числоС+1 Зп - 1гг и С+1+ЛС - 2 и+1-, Зп - 1 С+1 - , и+ЛС 25 гг и По приходу третьего входного импульса в сумматор 4 запишется число С+1+и+ЛС 30 л С+1+и+ЛС - и , С+1+ЛС л лдробная часть, в сумматор 4 запишется целая часть выражения 2" Период выходных импульсов установится С+1То , что соответствует выражению (4),45 т. е. период выходного сигнала в гг раз уменьшился по сравнению с первоначальным. Наступил установившийся режим работы устройства. Переходной процесс занял три периода входного сигнала.50 Данное устройство для умножения частотыследования импульсов рекомендуется применять для умножения частот низкого и инфра- низкого диапазонов. Диапазон умцожаемых частот определяется быстродействием приме цяемых в устройстве элементов. Предмет изобретения Устройство для умножения частоты следо вания импульсов, содержащее блок выделения периода и управления, соединенный с выходом генератора эталонной частоты и с шиной входной частоты, сумматор, входы которого через схемы совпадения, управляющие 65 входы которых через линию задержки и схею11111 Риз,2 му ИЛИ соединены с выходом сумматора и с первым и вторым выходами блока выделения периода и управления, подключены к выходам запоминающего регистра, выходную схему совпадения, входы которой соединены соответственно с выходом сумматора и вторым выходом блока выделения периода и управления, четвертый выход которого соединен со счетным входом сумматора, отличающееся тем, что, с целью расширения класса решаемых задач, в него дополнительно введены схема совпадения и два делителя частоты,l Тх т,а1111первый из которых включен между выходом дополнительной схемы совпадения и входом запоминающего регистра, вход второго делителя частоты подключен к выходу сумматора, 5 а его выход - к третьему входу блока выделения периода и управления, второй выход которого соединен со входом установки нуля обоих делителей частоты, а третий выход подключен к первому входу дополнительной схе О мы совпадения, второй вход которой соединенсо счетным входом сумматора.4740031 К К К К 111 111 111111 1 11 1 1 Фиг. 4 Составитель ВойниковТекред М. Семенов Корректор М. Лейзерман Редактор Б. Нанкина МОТ, Загорский цех Заказ 3103 Изд.1680 Тираж 679 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5