Устройство для приема последовательного кода

Изобретение относится к вычислительной технике и предназначено для использования во входных цепях систем сбора и обработки информации.Цель изобретения - расширение области применения устройства за счетприема различных видов последовательного кода.На фиг. 1 представлена функциональная схема устройства; на фиг.2функциональная схема форМирователяуправляющих сигналов; на фиг. 3функциональная схема переключателявида кода; на Фиг. 4 - Функциональная схема формирователя сигнала конца приема.Устройство содержит первый 1, второй 2 и третий 3 регистры, первый,второй, третий элементы ИЛИ 4-6 соответственно, элементы ИСКЛЮЧАЮЩЕЕИЛИ 7 и 8, формирователь 9 управляющих сигналов, формирователь 10 им.пульсов, счетчик 11, дешифратор 12,первый 13 и второй 14 триггеры, управляемый делитель 15, переключатель16 вида кода и Формирователь 17 сигнала конца приема, первый 18, второй19 и третий 20 управляющие входы,группа 21 управляющих входов, первый22 и второй 23 информационные входы,управляющий выход 24, группу 25 управляющих выходов и информационные выходы 26,Формирователь 9 упуавляющих сигналов содержит первый 27 и второй 28мультиплексоры, первый 29 и второй 30триггеры, элемент ИЛИ 31, элементНЕ 32 и элемент И-НЕ 33.Переключатель 16 вида кода содер 4 Ожит первый 43 и второй 35 элементыНЕ, первый 36 и второй 37 элементыИ-НЕ, мультиплексор 37,Формирователь 17 сигнала концаприема кода содержит триггер 39,элемент ИЛИ 40, первый, второй и третий,элементы И 41-43 соответственно, счетчик 44,Устройство работает слецующим образом.БОВ исходное состояние все элементыпамяти приводятся сигналом обнуления, поступающим на первый управляющий вход 18 устройства. На первый22 и второй 23 информационный входы55устройства может поступать последова-тельная информация по Форме представления, удовлетворяющая следующимтребованиям. Кодировка может быть либо парофазной, либо в виде импульсов информации и синхронизации, Форма сигналов может быть либо прямой, либо инверсной. Разрядность поступающей информации не должна превышать разрядности регистра 1 сдвига. Информация может поступать либо старшими, либо младшими разрядами вперед. Частота следования должна быть кратной частоте, обеспечиваемой управляемым делителем 15 частоты последовательности импульсов, поступающих на второй управляющий вход 19 устройства. Для настройки устройства на прием последовательной информации конкретного вида в регистр 3 по группе управляющих вхоцов 21 внешнее устройство, например ЭВМ, записывает управляющий код. Если с выходов регистра 31 на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8 поступают сиг-налы логического нуля, то информация, поступающая с первого 22 и второго 23 информационных входов устройства на вторые входы элементов ИСКЛЮ 1 АЮЩЕЕ ИЛИ 7 и 8, появляется на их выходе без инверсии, а если логической единицы - то с инверсией. При поступлении последовательной информации в прямой форме в соответствующие разряды регистра 31 записываются нули, в инверсной - единицы так, чтобы на выходе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 8 сигналы всегда были в прямой форме, На первый информационный вход 22 подаются сигналы либо единиц при парафазном кодировании, либо информации. На второй информационный вход 23 подаются сигчалы либо нулей при парафазном кодировании, либо синхронизации, С выходов элементов ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ 7 и 8 информация поступает на первый и второй входы переключателя 16 вида кода. Элементы НЕ 34 и И-НЕ 36 и 37 преобразуют поступающий последовательный код в виде импульсов информации и синхронизации в парафазный код, который подается на первые два входа мультиплексора 38, На вторые два его входа поступающий последовательный парафазный код подается непосредственно через элементы НЕ 34 и 35. На управляющий вход мультиплексора 38 с соответствующего выхода дополнительного регистра 3 поступает сигнал логического "0" или "1" так, чтобы с выхода мультиплексора 38 всегда поступал парафазный код. На входе второго элементаИЛИ 5 иэ импульсов единиц и нулейпарафазного кода формируются импульсысинхронизации, по заднему фронту которых формирователь 10 импульсов вырабатывает импульсы фиксированнойдлительности. На выходах КБ-триггера14 из импульсов единиц и нулей парафазного кода формируются прямой и инверсный сигналы информации, причем 10импульсы синхронизации с выхода формирователя 10 импульсов по временивсегда расположены в середине импульсов информации, что гарантирует надежную запись в регистр 1 сдвига, 15 С выхода формирователя 10 импульсов сигналы синхронизации входного кода поступают на вход установки в единичное состояние триггера 39 и на 20 первый вход элемента ИЛИ 40 формирователя сигнала конца приема. Триггер 39 устанавливается в единичное состояние и разрешает прохождение импульсов тактовой частоты с выхода 25 управляемого делителя 15 частоты последовательности импульсов через элемент И 41 на вход синхронизации счетчика 44 и на стробирующие входы дешифраторов на элементах И 42, 43. 3 О Через элемент ИЛИ 40 импульсы синхронизации входного кода поступают на вход обнуления счетчика 44, периодически устанавливая его в исходное состояние, На группу управляющих входов управляемого делителя 15 частоты последовательности импульсов с выхода регистра 31 поступает код, в соответствии с которым поступающая с входа 20 опорная частота делителя до значения, в два раза превышающего, частоту синхронизации входного кода. При этом за время периода частоты синхронизации входного кода счетчик 44 не успевает сосчитать количество импульсов 45 тактовой частоты, устанавливаемое дешифраторами на элементах И 40 и 43. После прихода последнего разряда входного кода периодическое обнуление счетчика 44 прекращается. На выходе элемента И 42 формируется импульс, поступающий на третий вход формирователя 9 управляющих сигналов и на второй вход синхронизации регистра 2, записывая в него код числа принятых разрядов с выхода счетчика 11. После этого на выходе элемента И 43 формируется импульс конца прие- ма, поступающий на шестой вход форми 1354232 4рователя 9 управляющих сигналов, позаднему фронту которого обнуляетсятриггер 29, запрещая прохождениеимпульсов тактовой частоты через элемент И 41 на вход синхронизации счетчика 44. Схема устанавливается в исходное состояние с приходом первогоимпульса синхронизации следующей кодовой посылки,Формирователь 9 управляющих сигналов производит необходимую коммутациюсигналов при настройке устройства наприем кода младшими или старшими разрядами вперед. На пятый вход мультиплексбра 27 и на вход элемента НЕ 32с соответствующего выхода регистра 3поступает сигнал логического 0 приприеме старшими разрядами вперед илилогической "1" при приеме младшимиразрядами вперед. При приеме старшими разрядами вперед сигналы информации на первый выход мультиплексорапоступают с его шестого входа, а сигнал с первого выхода формирователя17 импульса конца приема, поступаяна третий и четвертый входы мультиплексора 27, появляется на пятом выходе формирователя 9 управляющих сиг.налов и устанавливает триггер 3 вединичное состояние.С выхода 24 устройства во внешнююЭВМ поступает сигнал нПринято, который может быть снят выдачей импульса на вход 18 устройства. Импульс,снимаемый со второго выхода формирователя 17 импульса конца приема,проходит через элемент И-НЕ 33, на втором входе которого при этом присутствует сигнал логической "1" с выходаэлемента НЕ 32, проходит через второй элемент ИЛИ 4 и сбрасывает счетчик 11, подготавливая его к новомуциклу приема. При приеме старшимиразрядами вперед разряды информациив конце приема попадают в соответствующие разряды регистра 1 сдвига иникакой дополнительной обработки информации не требуется, При приемемладшими разрядами вперед, если количество принятых разрядов меньшеразрядности реистра 1 сдвига, необходимо дополнительно сдвинуть принятую информацию до младшего разрядарегистра 1 сдвига, Для этого при наличии сигнала логической единицы напятом входе формирователя 19 управляющих сигналов импульс с первого выхода формирователя 17 сигнала концаприема через третий и четвертый входы1, Устройство для приема последовательного кода, содержащее первый регистр, выходы которого являются информационными выходами устройства, первые входы первого и второго регистров, первого элемента ИЛИ и формирователя сигнала конца приема объединены и являются первым управляющим входом устройства, выход первого элемента ИЛИ подключен к первому входу счетчика, выходы которого подключены к входам, объединенным в группу, дешифратора, второй элемент ИЛИ, выход которого подключен к формирователю импульсов, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет приема различных видов последовательного кода, в него введены третий регистр, третий элемент ИЛИ, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь управляющих сигналов, первый и второй триггеры, управляемый делитель, переключатель вида кода, формирователь сигнала конца приема, первые входы, третьего элемента ИЛИ, третьего регистра и формирователя управляющих сигналов объединены и являются первым управляющим входом устройства, второй вход третьего элемента ИЛИ является вторым управляющим входом устройства, выход третьего элемента ИЛИ подключен к первому входу первого триггера, первый выход формирователя управляющих сигналов подключен к второму входу первого элемента ИЛИ, второй выход формирователя управляющих сигналов подключен к вторым входам первого регистра, счетчика и к входу дешифратора, выход которого подключен к второму входу формирователя управляющих сигналов, третий и четвертый выходы которого подключены к третьему и четвертому входам первого регистра, пятый выход формирователя управляющих сигналов подключен к второму входу первого триггера, выход которого является управляющим выходом устройства, выходы счетчика подключены к входам, объединенным в группу, второго регистра, выходы которого являются группой управляющих выходов устройства, первый выход фор. и второй выход мультиплексора 27 и как внешняя ЭВМ может считывать кодэлемент ИЛИ 32 поступает на второй формата принятой информации.вход триггера 29, устанавливая его вединичное состояние, Под действием 5 Ф о р м у л а и з о б р е т е н и ясигнала с выхода триггера 29 мультиплексор 28 подключает к своему первому выходу сигнал опорной частоты свхода 20 устройства, которая, поступая на входы синхронизации регистра 101 сдвига и счетчика 11,сдвигает информацию до младшего разряда регистра 1 сдвига. При установке всех разрядов счетчика 11 в состояние логической единицы на выходе дешифратора 1512 появляется импульс, поступающийна первый и второй входы мультиплексора 27 и появляющийся на его третьем и четвертом выходах. Импульс стретьего выхода через элемент ИЛИ 31 20устанавливает триггер 29 в нулевоесостояние по его второму входу, а импульс с четвертого выхода устанавливает триггер 13 в единичное состояние, формируя сигнал "Принято",Причем 2 Бчисло дополнительных импульсов наединицу больше, чем нужно для сдвигаинформации в регистре 1 сдвига домладшего разряда, что объясняетсянеобходимостью сохранения длитель- ЗОности последнего импульса. синхронизации, устанавливающего счетчик 11в нулевое состояние, В этом случаенеобходимо сигнал информации задержать на один такт, Для этого междумультиплексорами 27 и 29 в цепь сигнала информации включен второй триггер 30, сигнал с выхода которого через седьмой вход и первый выход мультиплексора 27 поступает на третийвход регистра 1 сдвига. Сигнал с выхода элемента НЕ 32, поступающий начетвертый вход регистра 1 сдвига,обеспечивает переключение его нарежимы сдвига в сторону старших илимладших разрядов,Считав сигнал Принято с выхода24 устройства, внешняя ЭВМ с группыуправляющих выходов 25 устройствасчитывает код формата принятого информационного слова, а с выходов 26 -50информацию.Предлагаемое устройство для приемапоследовательного кода обеспечиваетвозможность приема различных видовпоследовательного кода надежную информацию в регистр сдвига и большиевозможности в принятии решения о достоверности принятой информации, так13542 мирователя сигнала конца приема подключен к второму входу второго регистра и к третьему входу формирователя управляющих сигналов, первый и второй выходы третьего регистра подключены к первым входам первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно, вторые входы последних являются первым и вторым информационными входами устройства соответственно, 10 выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первому и второму входам переключателя вида кода соответственно, третий выход третьего регистра подключен к 15 третьему входу переключателя вида кода, первый и второй выходы которого подключены к первым и вторым входам вторых элементов ИЛИ и триггера соответственно, выход формирователя 20 импульсов подключен к второму входу формирователя сигнала конца приема и к четвертому входу формирователя управляющих сигналов, четвертый выход третьего регистра подключен к 25 пятым входам первого регистра и формирователя управляющих сигналов, выходы группы третьего регистра подключены к входам группы управляемого делителя, выход которого подключен 30 к третьему входу формирователя сигнала конца приема, второй выход которого подключен к шестому входу формирователя управляющих сигналов, вход управляемого делителя и седьмой вход формирователя управляющих сигналов объединены и являются третьим управляющим входом устройства, входы группы третьего регистра являются управляющими входами, объединенны ми в группу, устройства, первый и второй выходы второго триггера подключены,к восьмому и девятому входам формирователя управляющих сигналов.452, Устройство по п.1, о т л и -ч а ю щ е е с я тем, что формирова-.тель управляющих сигналов содержитпервый и второй мультиплексоры, первый 32 8и второй триггеры, элемент ИЛИ,элемент НЕ и элемент И-НЕ, первые входы первого и второго триггеров объединены и являются первым входом формирователя, первый и второй входы первого мультиплексора объединены и являются вторым входом формирователя, третий и четвертый входы первого мультиплексора объединены и являются третьим входом формирователя, первый вход второго мультиплексора является четвертым входом формирователя, вход элемента НЕ и пятый вход первого мультиплексора объединены и являются пятым входом формирователя, первый вход элемента И-НЕ является шестым входом формирователя, второй, третий и четвертый входы второго мультиплексора являются седьмым, восьмым и девятым входами формирователя, выход элемента И-НЕ является первым выходом формирователя, первый выход второго мультиплексора и второй вход второго триггера объединены и являются вторым выходом формирователя, второй выход второго мультиплексора и третий вход второго триггера объединены и подключены к шестому входу первого мультиплексора, первый выход которого является третьим выходом формирователя, третий выход второго мультиплексора подключен к четвертому входу второго триггера, выход которого подключен к седьмому входу первого мультиплексора, второй выход которого подключен к первому входу элемента ИЛИ, восьмой и девятый входы первого мультиплексора объединены и подключены к нулевой шине, третий выход первого мультиплексора подключен к второму входу элемента ИЛИ, выход которого подключен к второму входу первого триггера, выход которого подключен к пятому входу второго мультиплексора, выход элемента НЕ объединен с вторым входом элемента И-НЕ и является четвертым выходом формирователя, четвертый выход первого мультиплексора является пятым выходом формирователя.1354232 иг,г Составитель И. Кузнецовактор Г, Волкова Техред Л.Олийнык Корректор С. Шекмар Заказ 56 Производственно-полиграфическое предприятие, г.ужгород, ул, Проектная, 4 6 Тираж 544 ВНИИПИ Государственног по делам изобретений 13035, Москва, Ж, Ра