Вычислительное устройство: , -1-жt nj-лп. »-“

Союз Советских Сацкалистических РеспубликОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУг 1429425 61) Зависимое от авт. свидетельства -22) Заявлено 30.08.72 (21) 1823725,18-2 51) М. Кл. 606115 присосдипепием заяв Государственный комитет Совета Министров СССРБюллетень Ъе 1писания 08.07.75 делам изобретении и открытий Дата опуоликовани 2) Авторы изобретени К. Диденко, К. Г, Карнаух, А. Ю. Х и И. С. Шандрин пециальное конструкторское бюро систем автоматического управления(54) ВЫЧИСЛИТЕЛЪНОЕ УСТРОЙСТВО Изобретение относится к области вычислительной техники и может быть примененов различных автоматизированных системахуправления,Известны вычислительные устройства, содержащие блок памяти управляющих слов,связанный с регистрами кодов макрокоманд имакроадресов, формирователь микрооперацийи блок памяти операндов, связанные с арифметическим блоком. 1 ОЦель изобретения - сокращение оборудования и повышение быстродействия устройства.Для этого предложенное устройство содержит регистры формирования кодов операций и кодов адресов, блок коммутации обратных связей, первый выход которого подключен через регистр формирования кодовопераций ко входу формирователя микроопераций и первому входу блока коммутации 20обратной связи, второй выход которого черезрегистр формирования кодов адресов подключен ко входу блока памяти операндов ико второму входу блока коммутации обратной связи, третий и четвертый входы которогосоединены соответственно с выходами регистра кодов макроадресов и регистра кодовмакрокоманд.На чертеже представлена блок-схема вычислительного устройства.ЗО Вычислительное устроиство содержит блок памяти 1 управления слов, регистр 2 кодов макроадресов, регистр 3 кодов макрокоманд, блок 4 коммутации обратной связи, регистр 5 формирования кодов адресов, регистр б формирозания кодов операций, блок 7 памяти операндов, формирователь микрооперацпй 8 и арифметический блок 9.В основу реализации предлагаемого устройства положен способ умножения (деления) двоичного полинома М(х) на корень этого полинома с помощью регистра с обратными связями. Степень обратных связей определяет двоичный полином М (х), по модулю которого вычисляется умножение (деление). В результате указанных операций формируется двоичная последовательная сеть, количество элементов которой и порядок их следования являются функцией пол пном а М(х).Таким образом, вместо груплы кодовых комбинаций с известным порядком следования можно хранить один двоичный полпном, управляющий обратными связями регистра сдвига, генерирующего кодовые комбинации с изменяющимся порядком следования. Количество перестановок таких кодовых комбинаций зависит от степени полинома М(х),Если принять, что генерируемые кодовые комбинации являются кодами операций и ко429425 Предмет изобретения Составитель Ф. БагиахметовРедактор Л, Бер Техред 3. Тараненко Корректор И, Сигикниа саз 1674/531 Изд.847 ЦНИИПИ Государственного по дела 1 и изо Москва, Ж.35, Тираж 624огиитета Совета Министроветений и открытийаушская наб д, 4/5 ПодписноСР Тип, Харьк. фил, пред. Пате дами адресов вычислителього устройства, то это позволит решать специальные задачи, например линеарцзациц, масштабирования другцс без составления стандартных программ. 5Ьычислцтельнос устройство работает следующим образом.При чтении управляющего слова из блока памятикеды макроадреса ц макрокоманды цоступа 1 от в регистры 2 ц 3. Разрядные вы к)оды этих регдстроз коммутируют соответствующие схемы неэквивалентности, которые входят в состав блока 4 коммутации эоратцых связей и соединяются с выходами регистров 5 ц 6 соответственно формирования 15 1 содо 1 в адресо 1 з и формирования кодов операций, п 1 редста 1 зляющих собой регистры сдвига с обратными овязямц.Степень . обратноц связи определяет код макроадреса и код макрокоманды, Тогда по сле каждого сдвига регистров 5 и 6 формируется последовательность кодов адресов для регистра 5 и последовательность кодов опере 1 ций для рог)11"грЗ 6. Выходы каждого из разрядов регистра 6 определяют последова тельность микроопераццй в формирователе 8. Вместе с этим в регистре 5 для каждого кода операции формируется код адреса операнда, хранящегося в блоке памяти операндов 7. Это позволяет читать операнды пз различных 30 ячеек данного массива блока памяти операндов, Операнды поступают в арифметический блок 9, где выполняются различнь".е арифметические и логцчес 1 сие Опе;.)апи:.1, послеловатсльность которых определяется кодом макрокоманды.Таким образом, управляющее, слово, которое занимает одну ячейку памяти, позволяет формировать в регистрах 5 и 6 сдвига с обратными связями совокупность кодов операций и кодов адресов операндов, определяе. мых конкретной задачей. Это уменьшает объем блока памяти и увеличивает быстродействие вычислительного устройства. Вычислительное устройство, содержащее блок памяти управляющих слов, связанный с регистрами 1 кодов макрокоманд и макроадресов, фора)ирователь микроопераций и блок памяти операндов, связанные с арифметиче. СКИМ бЛОКОМ, ОтЛис 1 аЮщЕЕСя тЕМ, ЧтО, С ЦЕЛЬЮ сокращения оборудования и повышения быстродействия, оио содержит регистры формирования кодов операций и кодов адресов, блок коммутации Обратной связи, первый выхо 1 которого подключен через регистр формирования кодов операций ко входу формирователя микроопераций и первому входу блока коммутации обратной связи, второй выход которого через регистр формирования кодов адресов подключен ко входу блока памяти операндов и ко второму входу блока коммутаций обратной связи, третий и четвертый входы которого соединены соответственно с выходами регистра кодов макроадресов и регистров кодов макрокоманд.