Двухтактный аналого-цифровой преобразователь

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9) 9 4 Н 03 М 1/ ССРРЫТИЙ РЕТЕНИ ЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ ОПИСАНИЕ К АВТОРСКОМУ СВ(71) Новосибирский государственныйуниверситет им.Ленинского комсомолаи Институт теплофизики СО АН СССР(54) ДВУХТАКТНЫЙ АНАЛОГО-ЦИФРОВОЙПРЕОБРАЗОВАТЕЛЬ 088.8)Шеик К, Полупроводни хника. М.: Мир, 1.982, ание информации. в анал ычислительных устройст х,/Под ред, Г.М.Петров оение, 1973, с. 253,(57) Изобретение относится к измерительной технике, предназначено для измерения амплитуд двуполярных динамических сигналов с динамической погрешностью, не превышающей методической погрешности аналого-цифрового преобразователяВ устройство, содержащее параллельный аналого-цифро" вой преобразователь 1, аналоговый сумматор 7 К-разрядный цифроаналоговый преобразователь 8, регистр 9, инвертор 11, блок управления 12, с целью расширения диапазона коррекции динамической погрешности измерения двуполярных сигналов введены двухразрядный цифроаналоговый преобразова ф тель 5, буферный усилитель 6, двоичный сумматор 10. 1 з.п. ф-лы, 3 ил.1 133Изобретение относится к измерительной технике и предназначено для измерения амплитуд энакопеременных динамических сигналов с динамическойпогрешностью, не превышающей методической погрешности аналого-цифровогопреобразователя,Цель изобретения - расширение диапазона коррекции динамической погрешности измерения двуполярных динамических сигналов,На фиг,1 изображена функциональнаясхема Я-разрядного устройства; нафиг.2 - схема блока управления; нафиг,3 - временные диаграммы, поясняющие работу устройства.Устройство содержит К-разрядныйпараллельный аналого-цифровой преобразователь 1, выполненныйна группе2 компараторов, приоритетном шифраторе 3 и резистивном делителе 4, выполненном на 2 резисторах, первый изкоторых имеет сопротивление К/2, последующие резисторы - сопротивлениеК, а последний резистор имеет сопротивление ЗК/2, двухразрядный цифроаналоговый преобразователь 5, буферный усилитель 6, аналоговый сумматор7, К-разрядный цифро-аналоговый преобразователь 8, регистр 9, двоичныйсумматор 10, инвертор 11 и .блок 12управления.Блок управления выполнен на четыреходновибраторах 13 - 16На временных диаграммах показаныследующие моменты и интервалы времении сигналы;- момент прихода запускающего импульса ЕХ; с, и С - моменты стробирования приоритетного шифратора 3 импульсом С блока управления, а также моменты изменения управляющих сигналов В, и В, на входах соответственно младшего и старшего разрядов блока 5 .с - момент стробирования регистра 9 импульсом С ;момент установки в нулевое состояние,регистра 9 импульсом К ,- времятакта преобразования; Т ц - время цикла измерения; 1 Ц - амплитудный диапазон измеряемого сигнала 13(С);130 - выходное напряжение блока 5;13 р - выходное напряжение блока 6;13(С) - выходной сигнал блока 7;0(1) - выходной сигнал блока 8;- диапазон коррекции динамическойдпогрешности; 13 и Б - опорные напряжения соответственно Ь-го и Ь+1-гокомпараторов из набора 2, удовлетво 6236 2ряющие в момент , условию Б с 13 сц 1, - остаток от преобразованияв первом такте измерения.Устройство работает следующим образом.На вход резистивного делителя поступает положительное опорное напряжение 13(1) с выхода цифроаналоговогопреобразователя положительного сигнала. При этом на выходах резистивногоделителя образуются эквидистантныеопорные напряжения, поступающие напервые входы компараторов параллельного К-разрядного аналого-цифровогопреобразователя, что позволяет посредством изменения величины 13изменять квант шкалы опорных напряжений в тактах преобразования. Напряжение Бо(Е) со средней точки резистивного делителя поступает через буферный усилитель с единичным коэффициентом передачи на вход аналогового сумматора, на другие входы которого поступают измеряемый сигнал 13(1) и выходной сигнал 13 д (г;) двуполярногоцифроаналогового преобразователя, являющийся аналоговым эквивалентом кодаХ (С) регистра. На выходе аналоговоЗО го сумматора образуется сигнал 13 ,равный Ц=13(Т) -13 цд+13,который йреобразуется параллельныманалого-цифровым преобразователем вдвоичный код Х (С;,) . Такое смещениеразностного сигнала 13(С)-13 д(г,)в каждом такте преобразованйя всегдаровно на половину напряжения 13 р(С)при изменениях этого напряжения втактах преобразования обеспечивает 4 О измерение двуполярнык разностных сигналов 13 (С) - 13,д, (Т), причем уровеньнулевого разностного сигнала 0(1)13, (С) всегда проходит через середину зоны между опорными напряжениями 45 2 -го и (2 +1)-го компараторовиз набора 2, поэтому несмотря набольшую величину 130(с) "О" такая схема обеспечивает высокую стабильностьэтого "О", так как при нестабильности 5 О опорного наряжения 13 (С) одинаково"плавают" как величина 13,(1), так иэквидистантные опорные напряжениякомпараторов. Более того, такая схемаодновременно с обеспечением возможности измерения двуполярных разностныхсигналов позволяет представить результат измерения в виде К-разрядногодвоичного числа, имеющего знак, таккак старший разряд выходного кодаз 13 Х( ) несет информацию не о величине, а о полярности разностного сигнала, причем инвертирование кода. старшего разряда посредством инвертора 11 обеспечивает такое представление, что положительные величины Б (С)- -Б (с О представлены прямым двоцдг.ичным кодом, а отрицательные величины Б(С)-04 (С) ( О представлены дополнительным двоичным кодом. Это позволяет операции суммирования и операции вычитания двоичных чисел выполнять посредством только суммирования. Кроме того, таким выполнением резистивного делителя, когда его первый резистор имеет сопротивление К/2, последующие резисторы - сопротивление К, а последний резистор - сопротивление ЗК/2, обеспечивается смещение относительнонапряжения У (С) "О" всех верхних эквидистантных опорных напряжений на полкванта шкалы опорных напряжений вверх, а всех нижних эквидистантных напряжений - на полкванта шкалы опорных напряжений вниз, что позволяет выравнять величины диапазонов допустимых положительных и отрицательных приращений измеряемого сигнала за такт преобразования, т.е, диапазоны коррекции положительных и отрицательных динамических погрешностей. При этом величина весового напряжения старшего разряда двухразрядного цифроаналогового преобразователя положительного сигнала равна 2 У что обеспечивает в первом такте амплитудный диапазон входных сигналов. параллельного аналого-цифрового преобразователя, равный амплитудному диапазону ф У устройства. Величина весового напряжения младшего разряда цифроаналогового преобразователя положительного сигнала равна 20 2 /2к й что обеспечивает во втором такте преобразования квант шкалы опорных напряжений параллельно аналого-цифровому преобразователю, равный весу младшего значащего разряда устройства. Таким образом, в схеме легко достигается измерение двуполярного сигнала -Бсб (й) с +Б в первом такте преобразования с представлением результата Х (й) в виде двоичного числа со знаком, которое заносится в регистр, а способность двуполярного цифроаналогового преобразователя отрабатывать прямые и дополнительные коды обеспечивает компенсацию сигнала О И) с Зб 2364точностью т р где О е, сь,/2, т,е.остаток от преобразования первоготакта не превышает полкванта 4 шкалш.опорных напряжений, который равенй,=20 /2 . Поэтому к моменту 1, начаила второго такта преобразования выходной сигнал аналогового сумматораравен П(Е )=и(Е )-П(С)Е, +и,(с),т.е. разностный сйгнал 3-У(.)++ Е смещен на величину, равную половине амплитудного диапазона Б(С )параллельного аналого-цифрового преобразователя во втором такте. Следовательно, этот разностный сигнал может быть двуполярным, причем еслисигнал Б(й) за время 1-Тполучитположительное или отрицательное при-ращение, величина Ф д,1 которого непревышает величины У,-д,/2, тосигнал Б (С) к моменту с не выйдетиз зоны опорных напряжений компараторов в самых худших случаях. Такимобразом, такое приращение сигнала 25 Б(г.,) не приводит к возникновениюдинамической погрешности измеренияв момент е , и величина Ы Д=0 (С)-д 0-3/2 определяет диапазон коррекциизнакопеременных приращений сигнала ЗО У за такт преобразования. В общемслучае величина 0 (й), равная 0 2"//2 , определяется такими параметраминкак число К двоичных разрядов параллельного аналого-цифрового преобразователя 1 и числом И двоичных разрядов 35устройства, а диапазон коррекции динамической погрешности при этом равен4 =+ д, 2 (2. -1). Таким образом,такая схема обеспечивает, во-первых, 40 коррекцию знакопеременных динамичес-,ких погрешностей, а во-вторых, величина этого диапазона в зависимостиот соотношения параметров И и К можетизменяться в широких пределах от ве-, 45 ЛИЧИНЫ +Пи/2 вплоть ДО велИЧИныКф(Б /2-Б /2 ), что составляет практически половину амплитудного диапазонаустройства. Поскольку в первом тактепреобразования квантшкалы опорныхМ-н 50 напряжений соответствует весу 2 -горазряда И-разрядного устройства,т.е, значения младших его разрядов свесами 2 2" " " в этом такте неопределяются и равны нулю, то нецеле"сообразно суммировать нулевые значения этих Н-К младших разрядов кодаХ ( ) первого такта преобразованиясо значениями И - К младших разрядовкода Х(С) второго такта преобразова 5 133ния. Поэтому в двухтактной схеме используются укороченные К-разрядные,а не И-разрядные, регистр, двуполярный цифроаналоговый преобразовательс весовыми напряжениями, соответствующими весам 2 -го2-го разрядов М-разрядного устройства с амплитудным диапазоном ф Б , а также укороченный К-разрядный двоичный сумматор. Во втором такте преобразованиявыходной код Х( ) параллельного аналого-цифрового преобразователя эквивалентен разностному сигналу 1 Б(1 )- -Пх(С 2 )1 Е 1 с точностью до величиныЕ 2, где 04 Е 2 (д /2, т.е. остаток отпреобразования во втором такте непревьппает полкванта младшего значащего разряда устройства, который равен Д 2 =20/2 . Младшие И-К разряды кода Х(С ) поступают непосредственнона выходы устройства, а старшие разрЯДы кОДа Х(С ) суммируются с кОДОм Х( ) в двоичном сумматоре и с его1выходов результат поступает на выходы старших разрядов устройства. Причем поскольку в коде Х(С,) значащими являются младшие Кразрядов, а старший разряд является знаковым, то припредставлении этого кода в виде М- разрядного числа со знаком в старшиеН РазРЯды 2 2 распространяетсязнак этого К-разрядного двоичного числа Х( ), что обеспечивает правильное суммирование двоичных чиселсо знаком Х(х.) и Х(х. ). Суммирование результатов первого и второго тактовпреобразования в случае Бх(Т 2)-Бх(х.1)11 Е,7, О эквивалентно операции Бх(11) 1.- Е Ге х(С ) оЕ 11 Е =.о х(С 2)2 Е 2, а в слУчае Бх(2)-0 хф Е, ( 0 -эквивалентно операции цх(11) + Е -- О Х(С ) 13 х(С 3) - Е 1 Е, в-Бх(С 2)-Е е Таким образом И-разрядный выходной код Б (х.2) устройства эквивалентен аналоговому сигналу Б (е ) й Е, . Так, например, временные диаграммы (фиг,3) иллюстрируют процесс измерения входного сигнала Ох(с ) 10-ти разрядным устройством, содержащим 6-ти разрядный параллельный аналого-цифровой преобразователь. Как показано на диаграммах в исходном состоянии старший разряд цифро-аналогового преобразователя 5 включен, а младший его разряд выключен, соответственно опорное напряжение равно Б,(е,)=20 , напряжение "0" равно О,(с )=П , а квант шкалы опорного напряжения равен62366 45 Б с ( -/ . В момент С по строб 32 2импульсу Сс 2, унитарный код компараторов запоминается в приоритетном шифраторе и преобразуется им в 6-ти разрядный двоичный код Х(Г 2.). Таким образом, значение разностного сигналаП (1 )-Б + Е уточняется до велиХ 2 х-10чины 1 Е 2, где 0 (Е (0,2 . Младшиеразряды 2 2 кода Х(С 2) поступа ют непосредственно на выходные шинысоответствующих разрядов, а старшиеразряды кода Х(С ) поступают на входывторого слагаемого двоичного суммато"ра, а именно: разряд 2 кода Х(С )4 5 10 15 20 25 30 35 40=0 -П =20 2 , В исходном состояЬ 1нии регистр также обнулйн, соответственно выходной сигнал их (,) равен нулю, а выходной сигнал аналогового сумматора равен Б(С,)=Ох(х. )+ +Б . В момент с на вход блока управления поступает запускающий сигнал ЕХ, в результате чего на выходах блока управления вырабатывается последовательность управляющих сигналов, синхронизирующих работу устройства в процессе измерения, Так, в моментпо строб-импульсу С выходной унитарный код компараторов, соответствующий коду зоны 13 с Б ( ) с Б, запоминается в приоритетном шифраторе и преобразуется им в 6-ти разрядный двоичный код Х(С, ), который в моментпо строб-импульсу С п заносится в регистр и поступает с его выходов на входы двуполярного цифроаналогового преобразователя. В соответствии с кодом Х(С) выходной сигнал Бк моменту 2 устанавливается йа уровне середины зоны О-О, 1 П х(1) ( 13 -П, т.е. равен П, ( )=13(е ) - Е, где 0 "( Е(Б 2 . Так же в момент 1, изменяется состояние сигналов на входах цифроаналогового преобразователя 5, в результате чего к моменту 12 сигнал Б,(1.) достигает установившегося значения и равен По(12) =20 2 /2" = =4 , а квант шкалы опорного напряжения равен соответственно=20 2 . Выходной сигнал аналогового сумматора к моменту. С 2 равен 0 (С 2 ) = Ю ( С 2 )- -П х( )+ Е Э +2 й а диапазон коррекции динамической погрешности равен351= х - 1. Таким образом, допустимая скорость изменения измеряемого сигнала Б, не приводящая к возникновениюдинамической погрешности, равна713 поступает на вход младшего разряда сумматора, на входы старших его разрядов поступает знаковый разряд с выхода инвертора. Таким образом, происходит суммирование кода Х(Т ) с ко 2 дом Х(1), поступающим на входы первого слагаемого сумматора с выходов регистра. Реэульта суммирования поступает на выходные шины соответственно 2 -го2 -го разрядов. Выходной10-ти разрядный код, являющийся двоичным эквивалентом, аналогового сигнала У ,(с )+12, снимается в момент с выходов устройства, а регистр по импульсу Кобнуляется. Так как в момент 2 состояние сигналов на входах цифро-аналогового преобразователя изменилось и соответствует исходному состоянию, то к моментуустройство достигает установившегося исходного состояния, т.е. время цикла измерения равно интервалу-. Причем, интервал й - С ,определяется временем задержки сигналов в приоритетном шифраторе и инверторе, интервал Е 2. - й,=определяется временем установления сигнала П(й) и задержками сигналов в регистре, компараторах и аналоговом сумматоре, а интервалопределяется временем задержки2 2сигналов в приоритетном шифраторе, инверторе и двоичном сумматоре.В предлагаемом устройстве обеспечено измерение двуполярных входных сигналов с амплитудным диапазоном Ю, что расширяет диапазон входных сигналов в сравнении с известным устройством, способным измерять только однополярные сигналы.В предлагаемом устройстве также обеспечена коррекция знакопеременных динамических погрешностей, что расширяет этот диапазон в сравнении с известным устройством, способным корректировать динамические погрешности только одного знака. Более того, в предлагаемой схеме диапазон коррекции динамических погрешностей равен 11,2(2 -1) в отличие от известной2-Нсхемы, в которой этот диапазон равен П 2 " . Таким образом, в предлагаемой схеме выбором параметров И и К можно .обеспечить требуемый диапазон коррекции динамических погрешностей в диа-Кпазоне отБ2 вплоть до величины (0 /2-Ц/2 ), в то время как в известной схеме увеличением числа К разрядов параллельного аналого-цифрового 362368преобразователя при заданном числе Мразрядов устройства нельзя увеличитьдиапазон, хуже того, при увеличении5числа К в известной схеме диапазонкоррекции динамических погрешностейуменьшается при одновременном увеличении разрешающей способности устройства, что не требуется в данном случае.формула изобретения1. Двухтактный аналого-цифровойпреобразователь, содержащий инвертор,К-разрядный параллельный аналого-цифровой преобразователь, выполненныйна группе компараторов, приоритетномшифраторе и реэистивном делителе,первые выходы которого соединены соответственно с первыми входами компараторов группы, выходы которых соединены соответственно с информационнымивходами приоритетного шифратора, выходы с первого по (К)-й разрядовкоторого соответственно подключены25 к одноименным входам К-разрядного регистра, выходы которого соединены соответственно с входами К-разрядногоцифроаналогового преобразователя, выход которого подключен к первому входу аналогового сумматора, второй входкоторого является входной шиной, стробирующий вход приоритетного шифраторасоединен с первым выходом блока управления, о т л и ч а ю щ и й с я те 1 к,что, с целью расширения диапазона35коррекции динамической погрешностиизмерения двуполярных динамическихсигналов, в него введены двухразрядный цифроаналоговый преобразователь,40буферный усилитель, двоичный К-разрядный сумматор, при этом первый входрезисторного делителя является шинойнулевого потенциала, а второй входподключен к выходу двухразрядного циф 45роаналогового преобразователя, первыйи второй. информационные входы которого соединены соответственно с вторыми третьим выходами блока управления,вход которого является шиной "Пуск",50четвертый выход подключен к стробирующему входу регистра, пятый выход соединен с входом установки в 0 регистра и является шиной "Готовностьданных", а выходными шинами младших55разрядов являются соответственно выходы младших Н - К разрядов приоритетногошифратора, где Б - число разрядов выход-, :ного кода, выходными шинами К старшихразрядов являются соответственно вы-, 1336236ходы двоичного сумматора, входы первого слагаемого которого подключены соответственно к выходам регистра, а входы младших разрядов второго слага 5 емого соединены соответственно с выходами старших разрядов, кроме последнего, приоритетного шифратора, входы старших разрядов второго слагаемого двоичного сумматора объединены с вхо О дом последнего разряда регистра и подключены к выходу инвертора, вход которого соединен с выходом последнего разряда приоритетного шифратора, а средняя точка резистивного делителя 15 соединена с входом буферного усилителя, выход которого подключен к третьему входу аналогового сумматора, а вторые входы компараторов группы объединены и подключены к выходу анало О гового сумматора. 2. Преобразователь по п.1, о т - л и ч а ю щ и й с я тем, что блок управления выполнен на первом, вто" ром, третьем и четвертом одновибраторах, выход последнего из которых является пятым выходом блока управления, входом которого является вход первого одновибратора, прямой и инверсный выходы которого соединены соответственно с первым и вторым входами второго одновибратора и являются соответственно третьим и вторым вьмо" дами блока управления, а выход второго одновибратора соединен с входом третьего одновибратора и является первым выходом блока управления, при этом выход третьего одновибратора со" единен с входом четвертого одновибратора и является четвертым выходом блока управления.Составитель Ю.СпиридоновТехред И,Попович Корректор С,Шекмар Редактор А.Воров Заказ 4 писн оизводственно-полиграфическое предприятие, г. Ужгород, ул, Проектная УВ И 56 Ти ВНИИПИ Государстпо делам изобр 3035, Москва, Жраж 901 Подвенного комитета СССРетений и открытий35, Раушская наб д. 4/