Вычислительное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 9) (И) 0 Р 7/ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ЕТЕНИЯ 3 аЕЛЬСТВУ тей о СССР1982.СССР1974.СССР1982. ИСАНИЕ И Н АВТОРСНОМУ С(57) Изобретение относится к вычислительной технике и предназначенодля построения однородных вычислительных структур, ориентированных напараллельную обработку расплывчатыхалгоритмов управления. Целью изобретения является повышение быстродействия устройства при реализации операции композиции. Для этого в устройство, содержащее два регистра 1,2, дешифратор 12, схему 7 сравненияи входной шинный коммутатор 17, введены мультиплексор 8, триггер 5, операционный блок 14 и выходной шинныйкоммутатор 15. 1 з.п. ф-лы, 5 ил.,2 табл,ва. 1 13056Изобретение относится к вычислительной технике и предназначено дляпостроения однородных вычислительных структур ориентирования х на параллельную обработку расплывчат ых алгоритмов управления,Цель изобретения - повышение быстродействия устройства при реализации операции композиции,На Фиг. 1 представлена Функциональная схема устройства; на Фиг, 2 -операционный блок; на Фиг 3 - дешиФратор; на Фиг, 4 - обьединение устройств в матрицу для реализапии расплывчатых алгоритмов; на Фиг. 5 - 15временная диаграмма работы устройстИнФормапионные входы регистров 1 и 2 (Фиг, 1) соединены с первым 20 инФормационпым входом 3 устройства, Синхровход ( по которому происходит запись инФормации в регистр) регистра 1 соединен с "инхровходом 4 устройства, которьй также заведен на 25 вход сброса триггера 5, Синхрогход регистра 2 соединен с синхровходом 6 устройства, Прямые выходы регистров 1 и 2 заведены на входы схемы 7 сравнения и на инФормационные входы мерльтиплексора 8, инверсные выхоцы регистров 1 и 2 также заведены на инФормационпые входы мультиплексора 8, Выход схемы 7 сравнения и первый - третий разряды 9-11 входа операции устройства подключены к управляющему и инФормационному входам дешифратора 12, а его выходы соединены с управляюпупя входами мультиплексора 8. Выход мультиплексора 8 соединен с ,1 О инФормационным входом 13 операцион - ного блока 14 и с инФормапионным входом выходного шинного коммутатора 15. Установочный вход триггера 5 соединен с выходом признака результата блока 14, на котором появпяется сигнал, если на инФормационном входе 13 блока 14 находится максимальный элемент в столбце, собранном из устройств, Блок 14 имеет инФормациопный выход 16. Выход триггера 5 соединен с одним из управляющих входов коммутатора 15, другой управляющий вход коммутатора 15 соединен с первым разрядом 9 входа операции устройства, который также соединен с входом входного шинного коммутатора 17, ИнФормациопный вход коммутатора 17 соединен с инФормационным входом-выходом 18 устройства, а выход - с вторым инФормационным входом 19 блока 14. Трех- стабильный выход коммутатора 15 соединен с входом-выходом 8 устройства. Третий инФормационный вход 20 блока 14 соединен с вторым инФормационным входом 21 устройства, инФормационный выход 16 блока 14 соединен с информационным выходом 22 устройства. Вход 23 операции блока 14 соединен с четвертым разрядом 24 входа операции устройства. Операционный блок 14 (Фиг. 2) содержит две группы по восемь элементов И 25 и 26, две группы по восемь элементов ИЛИ 27 и 28 и имеет инФормационные входы 13, 19 и 20, инФормационный выход 16, вход 23 операции и выход 29 признака.ДешиФратор 12 (Фиг. 3) содержит четыре элемента НЕ 30-33, три двухвходовых элемента И 34-36, один двухвходовой элемент ИЛИ 37 и имеет вход 9, 10, 11 и 38 и два выхода 39 и 40,На Фиг, 4 приведен Фрагмент матрицы, образованной из вычислительных устройств 41. Каждое устройство соединено с горизонтальными и вертикальными инФормационными восьмиразрядными шинами, кроме того, соединения по вертикали устройства соединены между собой восьмиразрядными шинами, Имеются также горизонтальные и вертикальные управляюшие шины, причем горизонтальные управляющие шины соединены с всеми устройс.твами в матрице, а вертикальные - только с устройствами ,своего столбца. Устройство предназначено для создания на его основе однородной матрицы для реализации расплывчатыхалгоритмов управления, Формализуемых посредством композиционного правила вывода,1(оптозиционное правило вывода является одним из основных способовФормализации лингвистических илира"плывчатых алгоритмов управления,задаваемых набором правил вида: "ЕСЛИ ( условие ), то (решение )", гдесусловие ) и ( решение )Формулируютсяв терминах естественного языка. Например:"ЕСЛИ давление пара мало , то сильно увеличить температуру", (1) Переход от описанного лингвистического алгоритма к расплывчатому ал056 58 4тоит из чисел в диапазоне -(20 )- (+20) Для того, чтобы можно применить композиционное правило вывода, необходимо дискретиэировать множества Х и У, пусть 13 горитму реализуется с помощью известного композиционного правила вывода. Путем опроса опытного оператора, управляющего некоторым технологическим процессом, формулируется набор правил лингвистического алгоритма. Далее в процессе диалога с ним формируются расплывчатые множества, описывающие понятия "мало", "сильно увеличить" и т,п. После этого одним из методов строится расплывчатое отнолгшение К. Далее следует этап работы системы управления, реализующей расплывчатый алгоритм управления. Отношение К хранится в памяти вычислительного устройства, на вход его подается расплывчатое множество, описывающее условие, а решение, определяемое данным условием, получают в результате композиции входного условия и отношения,Если А = (рА(х),х )1 хеХ)-расплывчатое множество, описывающее входное условие, К = (р(х,у), ( Х,У (х е Х уЕУ - расплывчатое отношение, постО Путем опроса оператора, управляющего данным процессом, получены расплывча. тые множества, описывающие понятия20 ьи построена матрица К расплывчатогоотношения, описывающего алгоритм управления процессом:25 0.5 атм ЗО 0.75 атм нК = 1.0 атм 1.25 атм 35 р (у) = Н (и(х)Чр (х,у; (3)хеХр(у) = Д, (р,(х) Ч (х,у) ); (4)хеХ 45Рб (У) =( р (х)( (х,у (5)хеХКомпозиции, исполняемые по формулам (2)-(5), называются: (2) - минимаксная, (3) - максимаксная, (4) - 5 О макиминная, (5) - миниминная,П р и м е р . Пусть в алгоритме имеется только одно правило, представленное выражением (1). Базовое множество Х входных условий -дав ление пара" - представляет собой числа в диапазоне 0,5-1,25 атм, базовое множество У выходных воздействий - "изменение температуры" - сосроенное по исходному лингвистическому алгоритму, решение получают в результате минимаксной композиции В = АфК, где В = ( р(У)УУ уф а р (у) = Ч (ц (х) ф р(х,у) ), (2)хеХоперации Ч и , расплывчатой логики, определяемые как а ЧЬ = макс(а,Ь), а 3, Ь = мин(а,Ь), а,Ъ е 10,1 3.Кроме того, применяются, хотя гораздо реже, чем минимаксная, композиции других видов, определяемые формулами Х = 0,5, 0,75, 1,0, 1,25;У 20 о 1 Оа Оо +1 Оо +20 ф А = (0,8, 0,5), (1,0, 0,75 ),(1,0, +20),-20 -10 0 +10 +20 0 01 02 06 08 0 0,1 0.2 0.6 1.0 0 О. 1, 0,2 0.4 0,4 0 0.1 0.1 0,1 0.1 Начинается этап работы, На вход вычислительного устройства, реализующего алгоритм, заданный матрицей К,и приходит расплывчатое множество А, описывающее понятие "давление пара мало" Устройство осуществляет минимаксную композицию по формуле (2) вектор-столбца А с матрицей К и получа- ет вектор-строку Вцу (-20 ) = (рд(0. 5) р (О. 5,-20) )Ч Чд(0,75)ф/Ад(0, 75, -20) ) Ч (я(1 во) ф ф р(1. О, -20) ) Ч ( р(1. 25) 4 Рк(125 э -20 = (0,84 0,0) Ч (1,040,0) Ч(0,4% 80.0) ч (0.14 о.о) = о.о.Аналогично1ру(-10) =(0.80, 1) Ч (1. 040. 1)Ч Ч(0.410,1) Ч(0, Ц 0.1)=0,1;Р (0) =(0.840. 2) Ч(1.040. 2) ЧЧ (0.440, 2)Ч(0.10,1) =О. 2;4 у (+ 1 0): (О. 8 40. 6) Ч ( 1, 0406) ЧЧ(0.440.4) Ч(0. 10. 1) =О, б;1305658 которое совпадает с множеством В,обозначающим понятие "сильно увели.чить температуру", следовательно решением при данном условии является 10"сильно увеличить температуру".Регистр 1 предназначен для параллельного приема, хранения и вьдачи впрямом и инверсном кодах одного значения функции принадлежности входного 15расплывчатого множества на схему 7.и мультиплексор 8, Регистр имеет восемь информационных входов, восемьпрямых и восемь инверсных информационных выходов и синхровход (вход За Входные сигналыпись"),Регистр 2 предназначен для параллельного приема, хранения и вьдачи впрямом и инверсном кодах одного значения матрицы расплывчатого отношения на схему 7 и мультиплексор 8. Регистр имеет восемь информационных входов, восемь прямых и восемь инверсныхвыходов и синхровход (вход "Запись" ).Схема 7 сравнения предназначена ЗОдля параллельного сравнения, восьми"разрядных кодов двух положительныхчисел на "больше-меньше". На выходепоявляется "1", если число, поступившее на вход схемы 7 с регистра 1, . 35больше,чем число, поступившее на входсхемы 7 с регистра 2, и "О" - в противном случае. Схема 7 построена какклассическая схема сравнения на комбинационных элементах. 40 ОМультиплексор 8 предназначен длякоммутации прямых или инверсных выходов регистров 1 или 2 на вход 13 блока14, Выбор одного из входов определяется значениями сигналов, поступающих 45на управляющие входы мультиплексорас дешифратора 12. Коммутатор 15 стрехстабильными выходами предназначен для выдачи байта данных с выходамультиплексора 8 на вход-выход 18 50и для отключения выхода мультиплексора 8 от входа-выхода 18.Коммутатор 17 служит для передачибайта данных с входа-выхода 18 навход 19 блока 14. Выходные сигналы 9 10 1 1 380 О 0 ОО О О 10 0 1 О0 0 1О 1 0 00 1 0 10 1 1 О 39 40 О О 1 О 0 О 0 О 1 О 1 О О О 1 О Х О 1 О Х 1 1 1 Х О 1 1 Х 1 В результате получают множество В = (0.0, -20 , (0.1, -10),(0.2, 0 ), ( 0.6, +10 ), (1,0,+20 , Триггер 5 служит для запоминаниярезультата сравнения элементов столб. ца на максимум/минимум, вьдаваемого с выхода 29 блока 14.Блок 14 (фиг. 2) при объединении устройств в столбец служит для нахождения максимального среди значений, подаваемых на вход 13 блока 14, среди всех ячеек столбца, что индицируется единичным сигналом на выходе 29 блока 14.Дешифратор (фиг. 3) 12 служит для формирования управляющих сигналов . мультиплексора в зависимости от значений на входах 9-11 и результата сравнения, поступающего с выхода схемы 7 на вход 38 дешифратора 12,Т а б л и ц а 1 Функционирование дишефратора 12 Алгоритм функционирования дешифратора 12 приведен в табл.Работа устройства, когда оно яв ляется частью однородной структуры.Реализуется минимаксная композиция по формуле (2),В регистре 2 каждого устройствазаписано одно значение матрицы рас7 1305 б плывчатого отношения % -и (х,у) в виде восьмиразрядного двоичного кода, Запись осуществляется путем подачи соответствующего кода на горизонтальный информационный вход 3 и возбуждения входа б.1, На горизонтальные информационные шины структуры подается значениевходного расплывчатого множества Ав виде восьмиразрядного двоичного кода, по сигналу на входе 4 одно значение функции принадлежности множества А -(х) записывается в регистрЯ1, одновременно сбрасывается триггер5.2 , На дешифратор 12 поступаютследующие сигналы: со схемы 7 по входу 38, управляющие сигналы на входы10 и 11, указывающие, какая композициявыполняется (табл . 2), управляющийсигнал на вход 9 (нулевое логическоезначение), благодаря чему коммута -тор 15 отключен от входа-выхода 18,а коммутатор 17 открыт и соединяетвход в вых 18 с входом 19 бпока 14,ДешиФратор 12 формирует такие управ -ляющие сигналы (табл. 1), что мультиплексор 8 пропускает на выход значение с прямых выходов регистра, сов ЗОдержащего минимальное значение,о3 . После подачи на вход 23 бло -ка 14 единичного значения начинаетработать блок 14, После окончанияпереходных процессов во всем столбце,состоящем из таких ячеек, на выходе29 блока 14 появляется единичное ло -гическое значение в той ячейке, вкоторой обнаружено наибольшее из значений, подаваемых на входы 13 блоков 14 во всем столбце. Этот сигналустанавливает триггер 5,4 . На вход 9 подается единичныйлогический уровень (управляющие сигналы на входах 10 и 11 сохраняются),который запирает коммутатор 17 ивместе с триггером 5, установленнымв "1", в ячейке столбца, содержащегомаксимальный элемент, отпирает коммутатор 15, сигнал с выхода мультиплексора 8 поступает на вход в вых18.Таблица 2 Выполняемая композиция 0 ниминная Минимаксная иксиминна 1 аксимаксная формула и з о б р е т е н и 1, Вычислителсодержащее два рсхему сравнения и ое устройство,истра, дешифратовходной шинный к мутатор, причем информационные входы первого и второго регистров объединены и подкпючены к первому информационному входу устройства, а информационные входы дешифратора с первого по третий подключены соответственно к первому, второму и третьему разрядам входа операции устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия при реализации операции композиции, оно содержит мультиплексор, триггер, операционный блок и выходной шинный комутатор, первыйвходы, информаци м и второи управляющиеонный вход и выходны соответственно с торого соеди 58 8подавать на выход мультиплексора 8.Вход 9 служит для указания, в какомрежиме работать дешифратору 12:поперацияп ("0"), т,е, выполняетсякомпозиция, или "выдача( 1 ), т.е,происходит выдача прямого значенияодного из регистров 1 или 2 на входвыход 18 (при этом значение на входе11 игнорируется). Таким образом, значения сигналов на входах 10 и 11указывают на то, какую композициювыполнять (табл. 2).Поя азывыходом тр хода опер вае ход мул мультипле 5К или инв симум и 10 пока дом-выход рой входы подключен они 2мально ение табл . 1. Вход 11 пок кое значение подавать на типлексора - прямое ("1") рсное ("0"), т.е. искать и минимум в столбце. Вход ывает максимальное или ми из значений регистров 1 и иггера, первым Разрядом ации устройства, выходом сора и информационным вх м устройства, первый и в и выход схемы сравнения соответственно к прямым1305658 и управляющему входу дешифратора, первыи и второй выходы которого соединены соответственно с первым и вторым управляющими входами мультиплексора, первый, второй, третий и четвертый информационные входы мультиплексора подключены соответственно к прямому и инверсному выходам первого регистра и прямому и инверсному выходам второго регистра, синхровходы .первого и второго регистров соединены с синхровходом устройства, первый, второй и третий информационные входы, вход операции, информационный выход и выход признака результата операци - онного блока подключены соотвествен-,но к выходу мультиплексора, выходу входного шинного коммутатора, второму информационному входу устройства, четвертому разряду входа операции устройства, информационному выходу устройства и установочному входу триггера, вход сброса которого соединен с синхровходом устройства, а управляющий вход и информационный вход входного шинного коммутатора подключены соответственно к первому разряду входаоперации устройства и о- формационному входу -выходу устройстваЛ 10.2, Устройство по и. 1, о т л и -ч а ю щ е е с я тем, что операционныйблок содержит цве группы из и элементов И и две группы из и элементовИЛИ, где и - разрядность данных, причем первые входы элементов И первой ивторой групп соединены с одноименными разрядами соответственно первогои второго информационных входов бло ка, первые входы и выходы элементовИЛИ первой группы. подключены к одноименным разрядам соответственно третьего информационного входа и информационного выхода блока, первые вхо ды элементов ИЛИ второй группы соединены с выходами одноименных элементовИ второй группы, вторые входы элементов ИЛИ первой и второй групп подключены к выходам одноименных элементов 20 И первой группы, вторые входы первыхэлементов И первой и второй групп соединены с входом операции блока, вторые входы -х элементов И первой ивторой групп (2.п) подключены 25 к выходу (1 в 1 ) - го элемента ИЛИвторой группы, а выход П - гоэлемента ИЛИ второй группы соединен с выходом признака резуль"тата блока.го1305658 Дсе. 3 оставитель Г, Витали олб орре дактор дписн митета ССС открытиишская наб., д, 4/5 осква,Производственно в полиграфическ предприятие город, ул, Проектная 1451/4 ВНИИПИпо д 113035 гулич Техред И.Попови ж б 7нногений35,Тира сударстве м изобрет