Устройство для аппаратурной трансляции

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4(5) 6 06 Р 15/38ГОСУДАРСТВЕККЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЭОБРЕТЕКИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ения приемом и инкаждого регистра динены соответственфратора и второй нных входов устыходов счетчика одовых выходо гера, входы управформационные входыадреса группы соено с выходами дешигруппой информациройства, группа вявляется группойройства. М 3 Ъ в уст(61) 056210(71) Омский политехнический институт(56) 1. Авторское свидетельство СССРВ 1056210, кл. 6 06 Г 15/38, 1982(54)(57) УСТРОЙСТВО ДЛЯ АППАРАТУРНОЙТРАНСЛЯЦИИ по авт. св. У 1056210,о т л и ч а ю щ е е с я тем, что,с целью расширения функциональныхвозможностей за счет возможности коррекции отдельных алгоритмов, в неговведены элемент НЕ, два элемента ИЛИ-.НЕ, пятый, шестой, седьмой элементызадержки, счетчик, группа регистров. адреса и узел преобразования двоичнодесятичного кода в двоичный, причемвыход первого элемента И через после"довательно соединенные элементНЕ ипятый элемент задержки подключен кпервому входу первого элемента ИЛИНЕ, выход элемента НЕ соединен с первым входом второго элемента ИЛИ-НЕ,второй вход которого подключен к второму выходу условий блока памяти, группа входов второго элемента ИЛИ-НЕ подключена к выходам блока памяти, выход второго элемента ИЛИ-НЕ соединен с вторым входом первого элемента ИЛИ-НЕ, подключенного своим выходом через шестой элемент задержки к счетному входу счетчика, выход второго элемента ИЛИ-НЕ соединен с входами управления выдачей регистров адреса группы и через седьмой элемент задержки с входом управления приемом счетчика, вход установки нуля и информационные входы которого соответ- ственно подключены к выходу элемента ИЛИ и к выходам узла преобразования двоично"десятичного кода в двоичный входы которого соединены с выходами регистров адреса группы, подключенных своими входами выбора приема- выдачи к второму выходу первого триг- аИзобретение относится к вычислительной технике и предназначено для преобразования кодов с одного языка на другой, в частности для трансляции с:.языков программирования микропро цессоров. Устройство целесообразно также применять в условиях возможной смены или модификации используемых языков программирования. Оно может быть использовано при коррекции соз данных и разработке новых алгоритмов управления.Известно устройство для аппаратурной трансляции по авт. св. У 1056210, содержащее семь элементов И, элемент 15 ИЛИ, регистры символа, регистр выдачи, схему сравнения, два регистра адреса, дешифратор кода пробела, три триггера, генератор прямоугольных импульсов, четыре элемента задержки, 20 дешифратор и блок памяти, вход запи- . си, информационные входы и информационные выходы которого подключены соответственно к первому входу синхроимпульсов устройства, к первой груп пе информационных входов устройства и к первой группе входов регистра выдачи, выходы и вторая группа входов которого соединены соответственно с выходами устройства и с выхода- З 0 ми регистров символа, информационные входы которых подключены к второй группе информационных входов устройства, входы и выходы дешифратора соединены соответственно с выходами первого регистра адреса и с управля-. ющими входами регистров символа, вы.ходы которых, подключены к первой группе информационных входов схемы сравнения, вторая группа информационных входов которой соединена с информационными выходами блока памяти, информационные входы первого и второго регистров адреса подключены к информационным выходам блока памяти, 45 адресные входы которого соединены с выходами второго регистра адреса, вторая группа информационных входов устройства подключена к входам дешифратора кода пробела, выход которого 50 соединен с первым входом первого триг гера и с первым входом генератора прямоугольных импульсов, выход которого подключен к входу считывания блока памяти и через первый элемент 55 . задержки к входу второго элемента задержки и к первйм вхопам первого и второго элементов И, выход первого элемента И соединен с вторым входомгенератора прямоугольных импульсов,с первыми управляющими входами приема первого регистра адреса и регистра выдачи, выход второго элемента Иподключен к управляющему входу схемысравнения, первый выход которой соединен с вторым управляющим входомприема первого регистра адреса и спервым счетным входом второго регистра адреса, второй выход схемы сравнения соединен с управляющим входомприема второго регистра адреса, входустановки исходного состояния устройства подключен к установочным входампервого и второго триггеров и к первому входу элемента ИЛИ, второй входсинхроимпульсов устройства соединенс вторым входом первого триггера ис первыми входами третьего и четвертого элементов И, первый и второйвыходы условий блока памяти подключены соответственно к первому входу второго триггера и к первому входу пятого элемента И, первый вход синхроимпульсов устройства соединен черезтретий элемент задержки с первым счетным входом второго регистра адреса,инверсный выход первого триггера подключен к второму входу четвертогоэлемента И, прямой выход - к второмувходу третьего элемента И и к входувыбора приема-выдачи регистров символа, второй вход второго триггера и .вход управления выдачей регистравыдачи соединены с выходом шестогоэлемента И,прямой выход второго триггера подключен к первому входу шестого элемента И и к вторым входам первого и пятого элементов И, инверсныйвыход второго триггера соединен свторым входом второго элемента И, выход второго элемента задержки подключен к третьему входу пятого элементаИ и через четвертый элемент задержкик второму входу шестого элемента И,выход третьего элемента И соединенсо счетным входом первого регистраадреса, выход четвертого элемента Иподключен к второму входу элементаИЛИ, выход которого соединен с установочными входами третьего триггераи первого и второго регистров адреса,выход пятого элемента И подключен квторому управляющему входу приемарегистра выдачи, входы и выход седь"мого элемента И соединены соответственно с выходами второго регистра11374 81 задреса и с информационным входомтретьего триггера, прямой выход которого подключен к выходу индикацииошибки Я .,Данное техническое решение не выполняет функции коррекции алгоритмовуправления. Для изменения отдельныхфрагментов алгоритмов программ) спомощью данного устройства необходимы повторный ввод, трансляция и за Олись всей исправленной программы вблок памяти устройства управления,к которому подключается устройствотрансляции. Это приводит к дополнительным ошибкам, усложняет процесс 15подготовки новых алгоритмов управ- .ления, увеличивает затраты рабочеговремени программистов и операторов.Целью изобретения является расширение .функциональных возможностей Юза счет возможности коррекции отдельных алгоритмов.Поставленная цель достигается тем,что в устройство введены элемент НЕ,два элемента ИЛИ-НЕ, пятый, шестой, 25седьмой элементы задержки, счетчик,группа регистров адреса и узел преобразования двоично-десятичного кодав двоичный, причем выход первого элемента И через последовательно соединенные элемент НЕ и пятый элементзадержки подключен к первому входупервого элемента ИЛИ-НЕ, выход элемента НЕ соединен с первым входомвторого элемента ИЛИ-НЕ, второй входкоторого подключен к второму выходуусловий блока памяти, группа входоввторого элемента ИЛИ-НЕ подключена квыходам блока памяти, выход второгоэлемента ИЛИ-НЕ соединен с вторымвходом первого элемента ИЛУ-НЕ, подключенного своим выходом через шестойэлемент задержки к счетному входусЧетчика, выход второго элемента ИЛИНЕ соединен с входами управления выдачей регистров адреса группы и черезседьмой элемент задержки с входомуправления приемом счетчика, вход установки нуля и информационные входыкоторого соответственно подключены квыходу элемента ИЛИ и к выходам узлапреобразования двоично-десятичногокода в двоичный, входы которого соединены с выходами регистров адресагруппы, подключенных своими входамигвыбораприема-выдачи к второму выходу первого триггера, входы управления приемом и информационные входы каждого регистра адреса группы соот% ветственно соединены с выходами дешифратора и второй группой информационных входов устройства, группа выходов счетчика является группой кодовых выходов устройства.Следует отметить, что введение в состав устройства дополнительных регистров предполагает, что система команд входного языка будет дополнена конструкцией, позволяющей указывать начальный адрес корректируемого алгоритма непосредственно в десятичном коде. Символика данной конструкции выбирается исходя из удобства ее использования при имеющейся системе команд вхОдного языка.Схема устройства изображена на чертеже.В состав устройства входят блок 1 памяти, регистры 2 и 3 адреса, схема 4 сравнения, регистр 5 выдачи, дешифратор 6, регистры 7 символа, группа регистров 8 адреса, узел 9 преобразования двоично-десятичного кода в двоичный, счетчик 10, генератор 11 прямоугольных импульсов, триггеры 12- 14, дешифратор 15 кода пробела, элементы И 16-22, элемент ИЛИ 23, злементы задержки 24-30, элемент НЕ 31,элементы ИЛИ-НЕ 32 и 33, вход 34 установки исходного состояния устройства, первая 35 и вторая 36 группы информационных входов устройства, первый 37 и второй 38 входы"синхроимпульсов устройства, группа 39 информационных выходов устройства, группа 40кодовых выходов устройства, выход 41индикации ошибки устройства,Перед началом работы в блок 1 памяти заносится информация, позволяющая установить взаимно однозначноесоответствие между кодами входного ивыходного языков,В рассматриваемом устройстве вслучае совпадения двоичного кода символа входного языка из группы регистров 7 с двоичным кодом символа свыхода блока 1 памяти, поступающихна входы схемы 4 сравнения, устанавливается новое значение номера регистра 7, указанное в третьем полеячейки блока памяти 1, адрес перехода в блоке 1 памяти на единицу больше предыдущего. В случае же несовпадения номер регистра 7 остается безизменений, в адрес перехода в блоке1 памяти совпадает со значением вто11374 рого поля ячейки памяти. Это позволяет после перебора всех допустимых значений содержимого анализируемого регистра 7 выполнить переход на некоторый фиксированный адрес, появление кода которого на выходе регистра 2 говорит д наличии запрещенной комбинации в группе регистров 7. В устройстве в качестве такого адреса выбран 11, распознаваемый элементом 1 О И 22.Устройство работает следующим образом.При включении устройства на вход 34 подается сигнал, устанавливающий 15 триггеры 13 и 14 в нулевое состояние и поступающий через элемент ИЛИ 23 для установки в ноль регистра 2. Затем производится запись информации в блок 1 памяти. На входы 35 сначала 20 поступает первое слово для записи в нулевую ячейку памяти, адрес которой установлен в регистре 2. Сопровождающий данное слово сигнал по входу 37 поступает на вход элемента 27 задержки и на вход управления записью в блок 1 памяти, в результате чего происходит прием слова в соответствующую ячейку памяти. После этого на счетном входе регистра 2 адреса появляется сигнал с выхода элемента 27 задержки, и значение адреса увеличивается на единицу. В следующем такте поступает очередное слово по входам 35 и сопровождающий его синхроимпульс по входу 37. Аналогичным образом выполняется запись данного слова в блок 1 памяти и увеличение значения адреса на единицу и т,д. до тех пор, пока не будет заполнен блок 40 1 памяти. После этого устройство считается подготовленным к работе с выбранной парой входного и выходного языковВ, режиме записи конструкции входного языка в регистры 7 с входов 36 последовательно поступают символы конструкции входного языка, а по входу 38 - сопровождающие их синхроимпульсы. По первому синхроимпульсу 50 на входе 38 происходит запись символа в первый регистр 7 следующим образом, Так как на инверсном выходе триггера 14 "1", то первый синхроимпульс через элемент И 17 и элемент ИЛИ 23 5 проходит для установки в ноль регистров 2 и 3, счетчика 10 и триггера 12. К моменту появления импульса на вы 81 6ходе дешифратора 6 триггер 14 переключается в единичное состояние и на входах выбора приема-выдачи регистров 7 и регистров 8 группы с прямого выхода триггера 14, устанавливается режим приема кода.Таким образом, осуществлена з.апись кода первого символа в первый регистр 7. Второй синхроимпульс с входа 38 проходит уже через элемент И 16, так как триггер 14 находится в единичном состоянии, и поступает на счетный вход регистра 3 адреса. В результате производится запись кода очередного символа появляется сигнал на управляющем входе одного из регистров 7 с соответствующего выхода дешифратора 6 в следующий ре" гистр 7. Все последующие символы обрабатываются аналогичным образом до тех 1 ор, пока не поступит код пробела. По коду пробела на выходе дешифратора 15 появляется сигнал, устанавливающий триггер 14 в инверсное состояние, что меняет напряжение на входах выбора приема-выдачи регистров 7 и регистров 8, и производящий запуск генератора 11.Параллельно с записью кода симво-, ла в каждый регистр 7 производится запись его в соответствующие регистры 8 (если данному регистру символа соответствует регистр 8) в результате поступления сигнала с одного из выходов дешифратора 6 на управлякщий вход регистра 8.Синхроимпульс с входа 38, поступивший с символом "Пробел", проходит через элемент И 17 и элемент ИЛИ 23 и устанавливает в ноль регистры 2 и 3. На этом режим приема конструкции входного языка заканчивается и устройство переходит к режиму трансляции.В режиме трансляции по сигналу с генератора 11 считывается информация из блока 1 памяти. Кроме того, через элемент 24 задержки и элемент И 18 он поступает на управляющий вход схе" мы 4, в результате чего сравниваются коды с выхода блока 1 памяти и с выходов регистра 7, адрес которого установлен в регистре 3 адреса. При их совпадении появляется сигнал на прямом выходе схемы 4 сравнения, чтоприводит к увеличению адреса блока 1памяти в регистре 2 на единицу и кприему в регистр 3 следующего символа. По следующему синхроимпульсу с выхода генератора 11, если коды на входе схемы 4 сравнения совпадают, в .устройстве выполняются те же действия В случае несовпадения симво лов на схеме 4 сравнения сигнал появляется не на прямом выходе, а на инверсном. Поэтому значение регистра 3 не меняется, а в регистр 2 принимается адрес перехода в блоке 1 па мяти.Режим транспляции продолжается до тех пор, пока при считывании информации из блока 1 памяти на одном из выходов условий, соединенном с 5 .входом триггера 13, не появится "1" переводящая триггер в единичное состояние. В результате сигнал с выхода элемента 24 задержки проходит через элемент И 19 на вход управле ,ния приемом с первой групйы входов регистра 5, и конструкция выходного языка принимается в регистр 5. Зтот же сигнал приводит к остановке генератора 11 и к приему в регистр 3 номера вставляемого символа, код которого выдается с соответствующего регистра 7 на вторую группу входов регистра 5. Если на выходе условий блока 1 памяти, соединенном с входом элемен та И 20, , то сигнал с выхода элемента 25 задержки проходит на вход управления приемом с второй группы входов регистра 5 и код вставляемого символа принимается в регистр 5. 35Затем сигнал с выхода элемента 26 задержки проходит через элемент И 21, на другом входе которого присутствуН 1ет 1 с прямого выхода триггера 13, на вход управления выдачей регистра 40 5, в результате чего код команды выходного языка поступает на выходы 39 и на нулевой вход триггера 13, что изменяет его состояние на противоположное и тем самым подготавливает 45 устройство к приему следующей конструкции.иЕсли в процессе трансляции навыходах регистра 2 появился код 115 О(в каких случаях он можетпоявиться,рассмотрено выше), то элемент И 22переключается в единичное состояниеи на выходе 41 индикации ошибки появ-ляется сигнал, говорящий о том, чтовведенная в регистры 7 конструкцияявляется недопустимой и результаттрансляции ошибочный,Формирование адреса на выходах 40 выполняется следующим образом.После установки исходного состояния устройства сигналом с входа 34 счетчик 10, как было показано вышее, устанавливается в нулевое состояние. Поэтому первая конструкция на выходах 39 сопровождается адресом 00. При появлении стробирующего сигьала приема в регистр 5 с выхода элемента И 19 на выходе элемента НЕ 31 устанавливается низкий уровень напряжения. Если транслируемая конструкция не предназначена для формирования нового начального адреса корректируемого фрагмента, то хоть один из разрядов второго и третьего поля ячейки памяти должен быть отличен от нуля: если требуется вставить символ в код выходной конструкции, то отлично от нуля второе поле, в противном случае значение третьего поля, предназначенного для номера регистра символа, может быть произвольным, в том числе отличным от нуля, В рассматриваемом случае на выходе элемента ИЛИ-НЕ 33 сохраняется низкий уровень напряжения, хотя на один из его входов с выхода элемента НЕ 31 поступает "0". При иэменении уровня напряжения на выходе элемента 28 задержки на низкий на обоих входах элемента ИЛИ-НЕ 32 оказываются "0" и с его выхода поступает "1" через элемент 29 за.держки на счетный вход счетчика 10, в результате чего его содержимое увеличивается на единицу. Сформировавшийся на выходах 40 адрес соответствует коду следующей конструкции языка.В случае, если требуется установка нового начального адреса корректируемого фрагмента алгоритма, во втором и третьем полях соответствующей конструкции выходного языка должны11 11быть 0Тогда при появлении на выходе элемента НЕ 3 1 Йи экого уровня напряжения ,поступающего на один .из входов элемента ИЛИ-НЕ . 3 3 , на других входах которого тоже "0" с выходов блока 1 памяти , соответствующих второму и третьему полям, на его выходе напряжение меняется с низкого уровня н а высокий . Одновременно с этим на выходе элемента 28 задержки появляет- . ся низкий уровень напряжения . В результате данных изменений состояние выхода элемента ИЛИ-НЕ 32 сохраняет 1137481 10ся, а на вход элемента 30 задержки.и на управляющие входы регистров 8поступает сигнал, приводящий к выдачедвоично-десятичного кода адреса навходы узла 9, преобразующего данный 5код в двоичный. При появлении двоично-десятичного кода на входах счетчика 1 О на его вход управления приемом с выхода элемента 30 задержкипоступает сигнал, приводящий к зепи-, 10сн кода адреса в счетчик 10 и появ-лению его на выходах 40Конструкциявыходного языка, соответствующая данному адресу, формируется в результате трансляции следующей конструкции входного языка,Затем устройство переходит к режиму записи следующей конструкции входного языка. Работа устройства продолжается до тех пор, пока не будут оттранслированы все конструкции корректируемых фрагментов алгоритмов.Применение изобретения позволяет расаирить функциональные возможности устройства эа счет возможности с его помощью корректировать выходные алго- ритмые