Корреляционное устройство для определения задержки

(21 ) (22 ) (46 ) (72) (53) 3468979/109.07.8230.10.83.Н.М. Кедо681.3(0881. Авторс617, кл.Авторское226, кл.отип). юл. Ф 9 636 849 рот ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ(ТИЙ САНИЕ ИЗОБРЕ К АВТОРСКОМУ СВ 8)ое свидетельство СССР06 Г 15/336, 1976.свидетельство СССР06 Р 15/336, 1981(54)(57) 1, КОРРЕЛЯЦИОННОЕ УСТРОЙСТБО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАДЕРЖКИ, содержа-.щее генератор тактовых импульсов,выход которого соединен с информационным входом управляемого делителя частоты, управляющие входы которого соединены с соответствующимивыходами группы старших разрядов реверсивного счетчика, первый и второй регистры сдвига, информационныйвход первого регистра сдвига является первым входом устройства,о т л и ч а ю щ е е с я тем, что, сцелью повышения точночти, в устройст".во введены счетчик тактов, два дешифратора, блок сравнения, третийрегистр сдвига, компаратор, два элемента И, элемент ИЛИ, три блокавычитания, три сумматора и блок коррекции, причем выход управляемогоделителя частоты соединен с первымвходом первого элемента И и счетнымвходом счетчика тактов, выходы разрядов которого подключены к соответствующим входам первого и второгодешифраторов и первой группе входовблока сравнения, выход которого соединен с установочным входом счетчика тактов, входы второй группы входов блока сравнения соединены с соответствующими выходами группы мпадших разрядов реверсивного счетчика,вход суммирования которого подключенк выходу элемента ИЛИ, а вход вычитания реверсивного счетчика подключен к первому выходу блока коррекции, первый управляющий вход которого объединен с первым входом второго элемента И и подключен к выходу первого дешифратора, второй выход блока коррекции соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, второй вход которого объединен с вторым управляющим входом блока коррекции и подключен к выходу компаратора, вход которогр объединен с первым информационным входом блока коррекции и подключен к выходу первого сумматора второй и третий информа- УР ционные входы блока коррекции под- в ключены соответственно к выходам второго и третьего сумматоров, управляющие входы первого, второго и третьего сумматоров объединены и подключены к выходу первого дешифратора, а информационные входы сумма- р торов подключены соответственно к выходам первого, второго и третьего блоков вычитания, первые входы ко мвай торых объединены и являются вторым входом устройства, вторые входы первого, второго и третьего блоков вычитания подключены соответственно к выходам второго, первого и третьего регистров сдвига, тактовые входы Г которых объединены и подключены к ф выходу первого элемента И, второй вход которогоподключен квыходу вто- СД рого дешифратора, выход первого ре" гистра сдвига соединен с информационным входом второго регистра сдвига, ф выход которого соединен с инФормаци" онным входом третьего регистра сдвига, выходы группы младших разрядов, реверсивного счетчика и выхоц управляемого делителя частоты являются выходом устройства,2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок коррек1051545 ции содержит первый и второй элементысравнения, первый, второй и третийэлементы НЕ, первый и второй элементы И, входы которых являются соответственно первыми вторым выходами блока,первые нходы первого и ъторого элементов И объединены и являются первымупранляющим входом блока, вторыевходы первого и второго элементов Иобъединены и подкпючены к выходупервого элемента НЕ, вход которогоявляется вторым управляющим входомблока, третьи входи первого и второго элементов И объединены с входами Изобретение относится к специализированным средствам вычислительной,техники и может быть использовано для определения задержки между исходным и спорным сигналами н корре ляционных измерителях скорости и дальномерах.Известно устройство, состоящее из двух регистров сдвига, мультиплексора, преобразователя сигнал частота, реверсивного счетчика, двух делителей частоты, тактового генератора и блока индикации 1 .Недостатком данного устройства является невысокая точность определения задержки при сравнительно нысоком быстродействии, либо низкое быстродействие при высокой точности.Наиболее близким по технической сущности к предлагаемому является устройство, содержащее регистр сдвига, информационный вход которого является первым входом устройства,тактовый генератор, выход которогоподключен к счетному входу делителячастоты, выход которого соединен суправляющими входами первого и второго регистрон сдвига, преобразователь сигнал-частота, первый входкоторого является нторым входомустройства, второй вход объединенс входом второго регистра и подключен к выходу мультиплексора, третийвход преобразователя сигнал-частота подключен к выходу второго регистра сдвига, реверсивный счетчик,выходы младших разрядов которогоподключены к соответствующим установочным входам делителя частоты,а выходы старших разрядов соединеныс управляющими входами мультиплексора, арифметический блок, коммутаторыпо числу ячеек первого регистра, входы каждого коммутатора соединены ссоответствующими разрядными выходами соответствующих ячеек первого второго и третьего элементов НЕ ссотнетственно и подключень соответственно к выходам второго и третьегоэлементов НЕ, выходы которых соединены соответственно с четвертыми входами первого и второго элементов И,первые входы первого и второго элементов сравнения объединены и являются первым информационным входом блока, а нторые входы первого и второгоэлементов сравнения являются соответственно вторым и третьиминформационными входами блока. регистра сдвига, выходы коммутаторов подключены к соответствующимвходам мультиплексора, блок управления, входы которого подключенысоответственно к первому и второмувыходам преобразователя сигналчастота и ныходу делителя частоты,а первый и второй выходы блока управления подключены к соответствующимвходам реверсивного счетчика,третий выход соединен с управляющими входами коммутаторов и входомарифметического блока, другие входыкоторого подключены соответственнок выходам младших и старших разрядов реверсивного счетчика 2 .Данное устройство благодаря использованию коммутаторов для последовательного подключения коммутируемых разрядов в каждой из групп регистра задержки к входам мультиплексора позволяет компенсировать временное рассогласование, возникающеев момент смены тактовой частоты. Этодает возможность совместить в устройстве быстродейстние и точность измерения в широком интервале временныхзадержек. Однако, эта точность снижается в случае, если Форма корреляционной кривой имеет колебательныйхарактер, т. е. имеет несколько экстремумов. Для определения времени задержки необходимо отыскание макси-,.мального экстремума корреляционнойФункции,1 Кроме того, данное устройство является сравнительно сложным, реализация его требует большого количества элементов, Наличие н каждой из групп первого регистра коммутируемых разрядон влечет за собой использование регистров с большим количеством выводов. Так как разрядность выпускаемых промышленностью регистров, имеющих выводы с каждого разряда, невелика из-за ограниченногочисла выводов, реализация регистра задержки в устройстве-прототипе требует большого количества корпусов интегральных. микросхем.Подобная задача возникает и с коммутаторами. При большом количестве коммутируемых разрядов необходимо использовать двухъярусное включение коммутаторов.В основном эти факторы определяют габариты, потребление, сложность 10 проектирования и изготовления данного устройства. Еще более сложным становится устройство, когда его входные сигналы имеют многоуровневое квантование. В этом случае регистр 15 и коммутаторы должны оперировать с многоразрядным кодом, соответственно, увеличивается объем и функциональная сложность устройства. Большое количество узлов и элементов устройства приводит к снижению его надежности. Цель изобретения - повышение измерения и надежности устройства, а 25также функциональное упрощение егосхемы.Поставленная цель достигаетсятем, что в корреляционное устройстводля определения задержки, содержащеегенератор тактовых импульсов, выходкоторого соединен с информационнымвходом управляемого делителя частоты, управляющие входы которого сое"динены с соответствующими выходамигруппы старших разрядов реверсивногосчетчика, первый и второй регистрысдвига, информационный вход первогорегистра сдвига является первым входом устройства, введены счетчик тактов, два дешифратора, блок сравнения, третий регистр сдвига, компаратор, два элемента И, элемент ИЛИ,три блока вычитания, три сумматораи блок коррекции, причем выход управляемого делителя частоты соединен с первым входом первого элемента И и счетным входом счетчика тактов, выходы разрядов которого подключены к соответствующим входампервого и второго дешифраторов и пер"50вой группе входов блока сравнения,выход которого соединен с установочным входом счетчика тактов,входы второй группы входов блокасравнения соединены с соответствующими выходами группы младших разря 55дов реверсивного счетчика, входсуммирования которого подключен квыходу элемента ИЛИ, а вход вычитания реверсивного счетчика подключенк первому выходу блока коррекции, 60первый управляющий вход которогообъединен с первым входом второгоэлемента И и подключен к выходупервого дешифратора, второй выходблока коррекции соединен с первым .65 входом элемента ИЛИ, второй входкоторого подключен к выходу второгоэлемента И, второй вход которогообъединен с вторым управляющим входомблока коррекции и подключен к выходу компаратора, вход которогообъединен с первым информационнымвходом блока коррекции и подключенк выходу первого сумматора, второйи третий информационные входы блокакоррекции подключены соответственнок выходам второго и третьего сумматоров, управляющие входы первого,второго и. третьего сумматоров объединены и подключены к выходу первогодешифратора, а инфОрмационные входысумматоров подключены соответственно к выходам первого, второго и третьего блоков вычитания, первые входыкоторых объединены и являются вторымвходом устройства, вторые входыпервого, второго и третьего блоковвычитания подключены соответственнок выходам второго, первого и третьего регистров сдвига, тактовые входыкоторых объединены и подключены квыходу перь го элемента И, второйвход которого подключен к выходу второго дешифратора, выход первого регистра сдвига соединен с информационным входом второго регистра сдвига,выход которого соединен с информационным входом третьего регистоа сдвига, выходы группы младших разрядовреверсивного счетчика и выход управляемого делителя частоты являютсявыходом устройства. Кроме того, блок коррекции содержит первый и второй элементы сравнения, первый, второй и третий элементы НЕ, первый и второй элементы И, выходы которых являются соответственно первым и вторым выходами блока, первые входы первого и второго элементов И объединены и являются первым управляющим входом блока, вторые входы первого и второго элементов И объединены и подключены к выходу первого элемента НЕ, вход которого является вторым управлякнцим входом блока, третьи входы первого и второго элементов И объединены с входами второго и третьего элементов НЕ соответственно и подключены соответственно к выходам второго и третьего элементов НЕ, выходы которых соединены соответственно с четвертыми входами первого и второго элементов И, пер - вые входы первого и второго элементов сравнения объединены и являются первым информационным входом блока, а вторые входы первого и второго элементов сравнения являются соответственно вторым.и третьим информационными входами блока.На фиг, 1 йредставлена блок-схемаустройства; на фиг. 2 - блок-схемауправляемого делителя частоты; на фиг, 3 - диаграммь 1 работы устройства,Первый нхад устройства (фиг, 1) соединен с информационным входом регистра 1 сдвига, выход регистра 1 ,соединен с информационным входом5 регистра 2 и соответствующим входом блока 3 вычитания, ныход регистра 2 соецинен с информационным входом регистра 4 и соответствующим входом блока 5 нычитания, выход регистра 4 соединен с соответствующим входом блока б вычитания; второй вход устройства соединен с другими нходами блоков 3, 5 и 6 нычитания, выходы которых подключены к информационным 15 входам соответствующих сумматоров 7 - 9, соответствующий управляющий вход блока 10 коррекции подключен к выходу компаратора 11 вход которого соединен с выходом сумматора 8, пер- о вый вход элемента И 12 сое.цинен с другим управляющим входом блока 10 и управляющими входами сумматоров 7 - 9, второй вход элемента И 12 подключен к выходу компаратора 11, д 5 выход генератора 13 тактовых импульсов соединен с информационным входом управляемого делителя 14 частоты, выход которого подключен к счетному входу счетчика 15 тактов и первому входу элемента И 16, выходы разрядов счетчика 15 тактов соединены с первой группой входов блока 17 сравнения, с входами дешифраторов 18 и 19, выход дешифратора 19 соецинен с первым входом элемента И 12; выход элемента ИЛИ 20 соединен с входом сложения реверсивного счетчика 21, вход вычитания которого подключен к первому выходу блока 10 коррекции, второй выход которого соединен с 40 первым входом элемента ИЛИ 20, нторой вход которого подключен к выходу элемента И 12, первый, второй и третий информационные входы блока 10 коррекции подключены соответственно к выходам сужлаторов 8, 7 и 9, выход старшего разряда из группы 22 мг,адших разрядов реверсивного счетчика 21 соединен с счетным входом группы 23 старших разрядов реверсивного счетчика 21 соединены с соответствующими входами второй группы входов блока 17 сравнения, выход которсго соединен с установочным входом счетчика 15 тактов, выходы группы 23 старших разрядов реверсивного счетчика 21 подключены к соответствующим управляющим входам управляемого делителя 14 частоты, выход которого, а также выходы группы 22.младших разрядов реверсивного счетчика 21 яв О ляются выходом устройства. Блок 10 коррекции содержит элементы 24 и 25 сравнения, элементы НЕ б - 28, элементы И 29 и 30,Управляемый делитель 14 частоты (Фиг. 2) содержит делитель 31 частоты и мультиплексор 32.Устройстно работает следу: чкцим образом.В момент включения произнодится начальная установка блоков: обнуляются счетчик 15 тактов, группа 23 старших разрядов реверсивного счетчика 21, задающих коэффициенты деления управляемого делителя (нулевое состояние старших разрядов реверсивного счетчика задает минимальный коэффициент деления управляемого делителя, т.е. максимальнук тактовую частоту на выходе делителя), В группе 22 младших разрядов реверсивного счетчика 21 устанавливается число Аминопределяющее при минимальной длительности тактов (минимальном коэффициенте деления управляемого делителя 14 частоты) нижнюю границу измеряемой транспортной задержки лр мин . Так, например, если в младшие разряды реверсивного счетчика записано число 300, а период тактовой частоты на выходе управляемого делителя 14 частоты Г =-2 мкс ( Г =500 кГц), то измеряемая транспортная задержка равна 600 мкс, что соответствует в реализованном макете корреляционного устройства скорости объекта порядка 50 узлон, С минимального значения транспортной задержки тр,мнн начинается поиск действительной величины транспортного запаздывания. Последовательность импульсов с генератора 13 тактовых импульсов, поделенная в управляемом делителе 14 частоты, поступает на счетчик 15 тактов и через элемент И 16 - на регистры 1, 2 и 4 сдвига. На вхоцы устройства поступают значения кнантованных по уровню сигналон, сдвинутых между собой по времени на величину транспортного запаздывания, По каждому такту блоки 3, 5 и 6 зь- читания гроизводят вычисление абсолютных значений разности величин, поступающих с выходов регистров 1, 2 и 4 и входа устройстна. Абсолютные значения разностей на каждом такте суммируются в соответствующих сумматорах 7 - 9. Процесс суммирования в сумматорах производится н течение О тактов, где О - число разрядон регистра 1 сдвига. Одновременно с этим производится заполнение регистров 1, 2 и 4 сдвига новой информацией, которая используется в операциях следующего цикла вычислений, Интервал в К тактов является интервалом корреляции, моменту в О тактов соответстнует выходной импульс дешифратора 19. Ясли в конце интервала корреляции число н сумматоре 8 превышает заданный порогонь 1 й уровень, то выходной сигнал компаратора 11разрешает прохождение импульса сдешифратора 19 через элемент И 12,элемент ИЛИ 20 на вход сложения реверсивного счетчика 21. В компараторе11 число с выхода сумматора 8 сравнивается с порогом. Абсолютные величины разности, определяемые блоками3, 5 и б вычитания, характеризуютстепень корреляции процессов на ихвходах. Чем меньше абсолютная величина разности, тем ближе по величине 10сравниваемые значения. Следовательно,чем меньше результаты суммирования всумматорах, тем сильнее коррелированыисследуемые процессы.Таким образом,превышение порога 15результатом суммирования в сумматоре8 означает недостаточную степенькоррелированности процессов, т, е.несоответствие значения исследуемойзадержки действительному времени 20транспортного запаздывания.Импульс, поступивший на входсложения реверсивного счетчика 21,увеличивает его содержимое на единицу, или исследуемое значение транспортной задержки ьр на один такт.По заднему фронту сигнала с цешифратора 19 производится обнуление сумматоров 7 - 9. В течение времени корреляции (Х тактов новой информациейзаполняется только регистр 1 сдвига.Для смены информации во всех трехрегистрах сдвига требуется времязагрузки ;игр , равное Н +2 тактам. Регистры 2 и 4 сдвига - одноразрядные. Это обеспечивает измерениетр с точностью до одного такта.Дешифратор 18 Фиксирует момент, равный времени заголзки оегистоов")игр = 8 +2, Т и закрывает прохождение тактовой последовательности 40через элемент И 16 на регистры 1,2 и 4 сдвига Т - период следованиятактовых импульсов,Таким образом, записанная в ре гистры информация запоминается до момента нового поступления тактов через элемент И 16. Такты с управляемого делителя 14 частоты продолжают отсчитываться в счетчике 15 тактов, В момент достижения в нем числа, равного хранящемуся в группе 22 мпадших разрядов реверсивного счетчика 21, блок 17 сравнения вырабатывает импульс сброса счетчика 15 тактов, вновь открывается для прохождения тактов элемент И 16 и вышеописанный процесс продолжается для исследования нового значения стр, увеличенного на один такт частоты следования тактовых импульсов с управляемого делителя 14 частоты.Если время транспортной задержки лежит вобласти довольно больших величин, то в процессе добавления в группе 22 младших разрядов реверсив ного счетчика 21 происходит переполнение при смаке - 2 миню импульс переполнения с группы 22 мпадших разрядов реверсивного счетчика меняет состояние группы 23 старших разрядов реверсивного счетчика, определяющее коэффициент деления управляемого делителя. Благодаря этому увеличивается вдвое цеиодследования тактовых импульсов с управляемого делителя Т 4, при этом в группе 22 младших разрядов реверсивного счетчика вновь устанавливается число А . Так как "мокс =2 А мин и Т;, =2 Т толмакс = "мин рт. е. время астрпри смене коэффициента деления вуправляемом делителе 14 частоты изамене числа А макс на А мин в младших разрядах реверсивного счетчика21 не изменяется. Это обеспечиваетнепрерывность исследования временитранспортной задержки.В области, где значение исследуемого времени задержки приближаетсяк действительному времени транспортной задержки, абсолютные значенияразностей на выходах блоков 3, 5 иб вычитания уменьшаются, соответственно, уменьшаются значения суммв сумматорах 7 - 9 к(моменту сравнения,моменту окончания интервалакорреляции),В процессе исследования наступает момент, когда значение суммыв сумматоре 8 за интервал корреляциине достигает заданного порога порогового уровня ,признак хорошей коррелируемости процессов). В этом случае устройство переходит из режимапоиска в режим слежения. Значениепорогового уровня (в частном случаедля реализованного устройства)определяется величиной боковых выбросовкорреляционной функции. Таким образом, назначение порогового уровня"отрезать" боковые выбросы корреляционной Функции, чтобы исключить возможность определения транспортнойзадержки . по неосновному экстремуму, следовательно, порог определяет лишь нижнюю границу областизначений корреляционной Функции,в ксторой отыскивается ее максимум,Сигнал с компаратора 11 закрываетэлемент И 12 и включает в работу блок 10 корреляции, который по сигналам окончания интервала корреляции с дешифратора 19 вырабатывает сигнал сложения или вычитания в реверсивный счетчик 21, приближая тем самым значение исследуемого времени задержки к действительному транспортному эапаздываник трБлок 10 коррекции вырабатывает на своем выходе в режиме слежения (при наличии соответствующего сигнала с компаратора) сигналы управления