Линейный интерполятор

,ЯО,3(5 Н а 06 а 7 ОС ПИСАНИЕ ИЗОБРЕТЕ ТОРСН 3433137 30.04.8 15.09.8 А.Ф.Кур Орденаки АН Ук 681,335 пе(54)(5 содерж диненн преобр ключен из кот первый дом со ход че) ЛИНЕЙ щий пос е регис зовател ко вход рых сос вход ко тветств ез перв ДАРСТВЕННЫЙ НОМИТЕТ СССРЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ 1МУ СВИДЕТЕЛЬСТВУ(56) 1Коробейников В.Н. Исследо ние и разработка вопросов преобра зования информации в устройствах графического взаимодействия зкс риментатор - малая ЦВМ Диссерт ция на соиск,учен. степени канд. техн. наук, Киев, 1973, с.129-1342. Авторское свидетельство ССС 9 698012, кл. 6 06 О 7/30, 1978.Э. Авторское свидетельство ССС Ф 883925, кл. 0 06 6 7/30, 1980 (прототип),ННЙ ИНТЕРПОЛЯТОР р едовательно соер и циФроаналоговыйвыход которого подм й, каналов, каждыйоит из сумматора, орого является вхоующего канала, а вый и второй ключи соединен соответственно со входами первого и второго запоминающих блоков, выходы которых подключены соответственно к входам третьего и четвертого ключей и интегратора, выход которого является выходом канала и через последовательно соединенные пятый ключ и третий запоминающий блок подключен ко второму входу сумматора, о т л и ч а ю щ и й с я тем, что, с целью расширения класса воспроизводимых функций, в каждый иэ каналов введены дополнитель" ный сумматор, два цифровых управляемых резистора, два масштабных. резистора и блок задания шага интерполирования, выходы которого соеди- ф иены с управляющими входаьщ первого и второго цифровых управляемых резисторов, первый иэ которых включен между входом и выходом дополнительного сумматора, а второй" между выходами третьего и четвертого Я ключей и входом интегратора, входы дополнительного сумматора через первый и второй масштабные резисторы соединены соответственно с выходами интегратора и третьего запоминающего блока, а выход подключен к третьему входу сумматора, 1042038Изобретение относится к нычислительной технике и может быть использовано для воспроизведения функций при ныводе информации на электроннолучевые трубки, графопостроители и исполнительные механизмы в управляющих вычислительных системах.Предлагаемый линейный интерполятор служит для вопроизведения Функций вида О Недостатками устройства являются: большая разрядность регистра, которая равна произведению щ п,где и - разрядность представления ординат одной иэ функций (1), а /и - количество функций (1); большое число (и) цифроаналоговых преобраэовате лей, так как в каждой из цепочек должен быть отдельный цифроаналоговый преобразователь; узкий класс воспроизводимых функций, ограниченный реализацией восстановления Функций времени с постоянным ша 60 х= хх," = х",х= х 15где параметром 1 является нремя.Известен линейный интерполятор,содержащий регистр, выход которогосоединен с параллельными цепочками,каждая иэ которых содержит последовательно соединенные цифроаналоговыйпреобразователь, сумматор(люч, запоминающий блок и интегратор, выходкоторого подключен ко второму входусумматора, выход интегратора является выходом цепочки, а выходы цепочек - являются выходами устройства Г 1.(Погрешность интерполирования нданном интерполяторе вызвана тем,что процесс запоминания приращения ЗОфункций в запоминающих блоках происходит одновременно с процессоминтегрирования этих приращенийинтеграторами.Известен также линейный интерполятор, использующий два запоминающих блока благодаря разделениюво времени процессов записи информации в запоминающий блок и интегрирования. Устройство содержит регистр, соединенный с параллельнымицепочками, в каждой из которых входцифроаналогового преобразователясоединен с выходом регистра, а выход соединен с первым входом сумматора, выход которого через ключи подключен ко входам двух запоминающихблоков, чьи выходы через другиеключи соединены со входом интегратора, выход которого янляется однимиэ выходов устройства и подключен ковторому входу сумматора 1 2 ),гом интерполирования, и высокие затраты оборудования памяти электронной вычислительной машины, вызванные необходимостью хранить н памяти машины и выдавать через равные промежутки нремени на вход устройства значения функции, нне зависимости от поведения Функции на интервале интерполирования.Наиболее близким по технической сущности к предложенному является линейный интерполятор, содержащий регистр, выход которого соединен со входом цифроаналогового преобразователя, Выход последнего соединен с первыми входами сумматора параллельных каналов, в каждом из которых выход сумматора через ключи соединен со входами запоминающих. блоков, чьи выходы через ключи подключены ко входу интегратора. Выход интегратора соединен с третьим входом сумматора этого канала, второй вход которого в каждом из каналов подключен к выходу запоминающего блока, чей вход через ключ соединен с выходом интегратора. Выходы интегратора являются выходами каналов и выходами линейного интерполятора ( 3 Д.Недостатки прототипа заключаются в уэост,.ласса воспроизводимых Функций, ограниченного реалиЗацией восстановления функций времени с постоянным шагом интерполированияП,ль изобретения " расширение класса Воспроизводимых функций,Для достижения цели н линейном интерполяторе, содержащем последовательно соединенные регистр и цифроаналоговый преобразователь, выход которого подключен ко входам и каналов, каждый из которых состоит из сумматора, первый вход которого является входом соответствующего канала, а выход через первый и второй ключи соединен соответственно со входами первого и второго запоминающих блоков, выходы которых подключены соответственно к входам третьего и четвертого ключей и интегратора, выход которого является выходом канала и через последовательно соединенные пятый ключ и третий запоминающий блок подключен к второму входу сумматора, в каждый канал введены дополнительный сумматор, два цифровых управляемых резистора, два масштабных резистора и блок задания шага интерполирования, выходы которого соединены с управляющими входами первого и второго цифроных управляемых резисторов, первый из которых включен между входом и выходом дополнительного сумматора, а второй - между выходами третьего и четвертого ключей и входом интегратора, входы дополнительногосумматора через первый и второймасштабные резисторы соединены соответственно с выходами интегратораи третьего запоминающего блока, авыход подключен к третьему входу сумматора.5На фиг.1 представлена структурнаясхема предлагаемого линейного интерполятора на фиг.2 - временная диаграмма синхронизирующих сигналов,Линейный интерполятор (Фиг,1)содержит регистр 1 выход которогосоединен со входом цифроаналоговогопреобразователя 2, Выход последнегосоединен с.первым входом сумматора 3параллельных каналов, в каждом из ко" 15торых выход сумматора 3 через ключий 5 соединен с входами запоминающихблоков 6 и 7, ключи 8 и 9, интегратор 10. Выход интегратора 10 черезключ 11 соединен со входом запоминаю"" 20щего блока 12, выход которого подключен ко второму входу сумматора 3. Цифровой управляемый резистор13 включен между выходами ключей 8и 9 и входом интегратора 10. Цифровой управляемый резистор 14 включен25в цепь обратной связи дополнительного сумматора 15 выход которогоподключен к третьему входу сумматора 3, а входы через масштабные резисторы 16 и 17 соединены соответственно с выходами интегратора 10 изапоминающего блока 12. Управляющиевходы цифровых управляемых резисторов 13 и 14 соединены с выходом блока18 задания шага ин.ерполирования, 15Вход 19 регистра 1 является цифровымвходом интерполятора, выходы 20интеграторов 10 являются выходаьяканалов.На временной диаграмме синхрониэирующих сигналов применительно ктрехканальному линейному интерполятору (Фиг.2) обозначены: С 1 1, С 12,С 1- сигналы синхронизации изме 1нения шага интерполирования первого, второго и третьего каналов со-ответственно; Т ,1 1 Т 1,2Т.1,3 )Т 1 4 - длительность (постоянная .времени интегрирования) первого,второго, третьего и четвертого шага интерполирования первого канала;2,1, Т 2,2Т 2 з, Т 2+ - длительность первого, второго, третьего ичетвертого шага интерполированиявторого канала; Т 3 1ТЗ 2ТЗ,З55Тз Т-длительность первого,второго, третьего, четвертого ипятого шага интерполирования третьего канала; С 21, С,аС 2,3синхронизирующие сигналы, управляющиепоследовательностью записи приращений функции (1) в запоминающие блоки 6 и 7 различных каналов; С 3 1синхрониэирующие сигналы, управляющие подачей на вход регистра 1значений функции х (1) и записью 65 приращений этой Функции в запоминающие блоки 6 и 7 первого канала; Ср 2 синхронизирующие сигналы, управляющие подачей на вход регистра 1 значений функции х 2 и записью приращений этой функции в запоминающие блоки 6 и 7 второго канала; С.з- синхрони. зирующие сигналы, управляющие подачей на вход регистра 1 значений функции хз и записью приращений этой функции в запоминающие блоки 6 и 7 третьего канала;. 1- период обслуживания каналов электроникой вычислительной машинойт здп Т 1 п 1 ы где Т ; - длительность мийимального шага йнтерполирования; 11 - интервал времени, выделяемый на обслуживание электронной вычислительной машиной одного иэ параллельных каналов, ЬТ = з /(и+1), где и - число каналов интерполирования; 1 текущее время.Интерполятор работает следующимобразом,Каждый из параллельных каналоввосстанавливает функцию независимоот других каналов. Синхронизациясовместной работы параллельных каналов осуществляется только для цепей,участвующих в обмене информации сэлектронной вычислительной машиной.Работу каждого из каналов можно представить состоящей иэ двух компонентов: процесса интегрирования,.приращений и процесса выделения и запоминания приращений.Нроцесс интегрирования выполняется следующим образом.До момента окончания очередного)-го шага интерполирования однойиз функций (1) ключ 11 замкнут и взапоминающий блок 12 записывается напряжение с выхода соответствующегоинтегратора 10.В момент времениокончания ) - го шага интерполирования ключ 11 размыкается и на выходеблока 12 устанавливается напряжениех (1 ), равное по величине и противоположное по знаку напряжению навыходе соответствующего интегратора10. К этому моменту времени на выходеодного из запоминающих блоков, например первого из запоминающегоблока 7, устанавливается напряжение,равное по величине приращению функ( )1 )+11) ( 3+1)х(1 ) на интервале времениг-Е(1+1, 1), В этот же момент времени (1 ) размыкается ключ 8 и замыкается ключ 9, подключен выход запоминающего блока 7 к циФровому управляемому резистору 13 и под управЛением кода с выхода блока 18 заданияшага интерполирования устанавливаются определенные сопротивления цифровых управляемых резисторов 13 и 14Начинается интегрирование с новымшагом, величина которого определяобратное по знаку и пропорциональное величинех 1,(1)и а - коэффициент передачи напряжений по первому и второмувходам сумматора 15, ихзначения определяются отношением сопротивлений;а=-ф-, а = и К В 1 В 162 В 11 10 устанавливаются равными Т.Й 1+1 1 2 )сДС Величины Й 16 и Впостоянны и должны быть пропорцйональны значе- )5 нию )сд 1, т.е, В=Н 1=Ь )с Ь 1, а14 переменно В 14 Ь Т к+1 его значение определяется величиной текущего шага интерполирования, Напряжение, вычисленное в соответст вии с выражением (2), с выхода сумматора 3 через открытый ключ 4 подается на вход второго запоминающего блока 6 и в течение интервала времени д , т. е. за время г. е + 25 +с)Ь 1,+)сЖ 3, запоминается в этом блоке. После окончания интервала времени а 1, размыкается ключ 4, замыкается ключ 11 )с-го канала и начинается обслуживание с+1)-го ка нала.ЪПосле того, как закончится в )с-том канале (+1) -й шаг интерполирования, на выходе блока 18 изменяет ся цифровой код и устанавливается значение сопротивления цифрового управляемого резистора 13, определяющее величину +2)-го шага интерполирования, т.е. Т)с +2, и 40 значение сопротивления цифрового управляемого резистора 14 определяющего значения коэффициентов передач а и а сумматора 15. Одновременно с этим ключи 9 и 11 размыкаются, замыкается ключ 8, подклю 45 чающий выход второго запоминающего. блока 6 через цифровой управляемый резистор 13 ко входу интегратора 10. Спустя время, равное с)ЬС от . момента следующего изменения шага интерполирования в )с-том канале, на регистр 1 поступает цифровой код очередной ординаты х 1 с(1 +3 ) Функции х и включается ключ 5, подключая вход первого запоминающего 55 блока 7 к выходу сумматора 3. В течение последующего интервала времени л 1 в запоминающем блоке 7 за"поминается приращение х 1,( +, +),сформированное на выходе сумматора 3.В момент времени 11+)с а 1 ключ 5 в)с-том канале размыкается и замыкается ключ 11,Блоки 18 задания шага интерполирования могут быть реализованы какавтономные (с ручным или программныМуправлением), так и неавтономные.В последнем случае они могут представлять собой два последовательносоединенных регистра, входы одногоиз которых подключены к выходам электронной вычислительной машины,. а выходы другого - к управляющим входамцифровых управляемых резисторов 13,и 14, Величина очередного шага интерполирования Т 1 сустанавливается в соответствий с цифровым кодомна выходах блока 18 управления шагоминтерполирования )с-го канала в момент окончания предыдущего ( +1)-гошага. При неавтономном исполненииблоков 18 цифровой код значения очередного +2)-го шага интерполирова,ния выдается из электронной вычислительной машины, одновременно с выДаЧЕй ЗНаЧЕНИЯ ОРДИНатЫ Х 1 с(1 ,)и запоминается до окончания (+1)-гошага интерполирования на входномрегистре блока 18, после чего передается на его выходной регистр,Описанный цроцесс работы линейного интерполятора с переменным шагом.интерполирования повторяетсядо окончания вывода восстанавливаемых функций (1).Класс воспроизводимых функцийинтерполятора расширяется за счетреализации переменного шага интерполирования, причем одновременносокращается обьем оборудования памяти электронной вычислительной машины, требуемый для восстановленияфункций временис заданной точностью,Согласно фиг,2 для трехканального линейного интерполятора с переменным шагом интерполированиятребуется примерно вдвое ( в ) мень 1324шее оборудование памяти электронной вычислительной машины, чем длятакого же интерполятора с постоян-ным шагом интерполирования.Редактор М.К А.Тяско Тираж 706Государственного комите елам изобретений и откр Москва, 3-35, Раушская сн з 7130/50 ВНИИ