Устройство для исправления последствий сбоев

(22) Заявлено 31. 08. 81 (21) 3332643/18-24 (1 М, Кй. с присоединением заявки Мо - ,6 06 Г 11/22 Государственный комитет.СССР по делам изобретений и открытий(23) ПриоритетОпубликовано 15.03,83, Бюллетень Мо 10 Дата опубликования описания 1503.83 3 УДК 681. 3(72) Авторизобретени Кишиневский ордена "Знак Почета машин им. 50-летия ССС вод сч(54) УСТРОИСТВО ДЛЯ ИСПРАВЛЕНИЯ ПОСЛЕДСТВИ СБОЕВвыч ь и х в енн 0 20 Изобретение относится к истельной технике и может быт спзовано при создании цифровы ычлительных машин (ЦВМ) повыш ой5дежности,Известно устройство для исправления последствий сбоев, содержащееблок управления операциями, вход ипервый выход которого соответственно соединены с выходом и входом блокаповторения команд, а второй выход -с входом блока контроля, и обеспечивающее контроль исправной работыЦВМ и перевод ее в режим диагностирования в случае выхода из строя (11,Недостатком этого устройства являются ограниченные воэможности подиагностированию случайных сбоев иустранению их последствий.Известно также устройство выполнения повторных операций, содержащее блок памяти, М регистров передачи данных, причем выход блока памяти .соединен с входом первого регистра,передачи данных и является первымвыходом устройства, выход каждогорегистра передачи данных связан свходом последующего регистра, а первым входом устройства служит входблока памяти 1 .30 Недостатком этого устройства яв.ляется необходимость начинать цикл повторения операции с чтения команды, выполнение которой прервано в результате появления ошибки, что приводит к излишним затратам времени.Наиболее близким к предлагаемому является устройство, содержащее блок памяти, И регистров передачи данных, М триггеров признака, группу элементов И, узел блокировки, счетчик, блок, блок выдачи данных ( 3).Недостатком устройства является низкое быстродействие исправления рискажений для ЦВМ, работающих без э совмещения операций. При выполнейии команд ЦВМ подвергается обработке разное количество .операндов, так как используются различные виды адресации (непосредственная, относительная косвенная) и операций (короткие, двойные, длинные). При этом число М регистров передачи данных выбирается равным максимальному количеству операндов, используеьих при выполнении ЦВМ. В режимах работы без смещения операций возможны ситуации, когда в регистрах передачи хранится не только информация,подвергающаясяобработке в данной момент времени (при выпол 1005062нении данной команды), но и информацияобработанная в предыдущих командах и сами эти команды. При возникновении сбоя в известном устройстве начинается либо повторение не команды,в процессе выполнения которой произошел сбой, а одной из предыдущих команд, либо возникает необходимостьожидать появление признака команды иосуществлять холостые передачи, возможно также в целом ряде случаев ошибочное решение задачи.Цель изобретения - повышение быстродействия устройства,Поставленная цель достигается тем, что в устройство для исправления последствий сбоев, содержащее блок памяти, два элемента И, первый элемент ИЛИ, М регистров, где М - максимальное количество операндов самой длинной команды, М триггеров признака, узел блокировки и счетчик сбоев, причем вход управления устройства соединен с первым входом первого элемента И, выход которого соединен с входом блока памяти, выход блока памяти соединен с первым входом первого элемента ИЛИ и является информационным выходом устройства, вход признака команды устройства соединен с единичным входом первого триггера признака и с нулевым входом (М) триггеров признака, единичный выход каждого 1-го триггера признака, где 1-Ф 1-(М) соединен с,единичным входом (1+1)-го триггера признака, выход М-:о триггера признака соединен с вторым единичным входом первого триггера признака, нход признака сбоя устройства соединен с первым входом узла блокировки, выход которого соединен с вторым входом первого элемента И, первым входом второго элемента И и является выходом блокировки устройства, тактовый вход устройства соединен с управляющими входами всех М регистров и с вторым входом второго элемента И, выход которого соединен с тактовыми входами всех триггеров признака, выход первого элемента ИЛИ соединен с информационным входом первого регистра, информационный выход каждого 1-го регистра соединен с информационным входом (1+1)-го регистра, выход счетчика сбоев является выходом прерывания работы устройствавведены второй элемент ИЛИ, элемент НЕ, третий элемент И, шифратор, схема сравнения, счетчик тактов и группа элементов И, причем информационный выход 1-го регистра и единичный выход 1-го триггера признака соединены соответственно с первым и вторым входами соответствующего элемента И группы, выход которого соединен с соответствующим входом второго элемента ИЛИ, выход50 55 60 устройства, а выход подключен к тактоным входам триггеров б признака. Выход счетчика 8 сбоев янляется третьим выходом 15 устройства.Устройство, кроме того, содержит М групп элементов И 16, второй элемент ИЛИ 17, элемент НЕ 18, третий элемент И 19, шифратор 20, схему 21 сравнения, счетчик 22 тактов, Выходы групп элементов И 16 связаны с входами элемента ИЛИ 17, выход которого подключен через первый элемент ИЛИ 4 к информационному входу первого регистра 5 и является четвертым выходом 23 устройства. Первые входы каждой из групп элементов И 16 соединенц второго элемента ИЛИ соединен с вторым входом первого элемента ИЛИ иявляется вторым информационным выходом устройства, единичный выход каждого 1-го триггера признака соединенс соответствующим входом шифратора,выходы которого соединены с первойгруппой входов блока сравнения, выход узла блокировки через элемент НЕсоединен с первым входом третьего 10 элемента И, выход которого соединенс нулевыми входами элементов И группы и со счетным входом счетчика тактов, информационные ныходы счетчикатактов соединены с второй группой 15 схемы сравнения, выход котсрой соедйнен с управляющим входом счетчикатактов, с вторым входом узла блокировки и со счетным входом счетчика сбоев, тактовый вход устройства соедир 0 нен с вторым входом третьего элемента И.На фиг, 1 представлена схема устройства для исправления последствийсбоев; на фиг. 2 - блок-схема узлаблокировки устройстна.Устройство для исправления последствий сбоев содержит блок 1 памяти, два элемента И 2 и 3, элементИЛИ 4, М регистров 5 и М триггеров б 0 признака, узел 7 блокировки и счетчик8 сбоев. Первым входом 9 устройстваявляется вход элемента И 2. Выходблока 1 памяти через элемент ИЛИ 4соединен с информационным входомпервого регистра 5 и является первым выходом 10 устройства. Выход.каждого регистра 5 соединен с входом последующего регистра 5. Второй вход11 устройства соединен с триггерамипризнака, выход каждого из которых 40 связан с информационным входом последующего триггера 6 признака. Первыйвход узла 7 блокировки являетсятретьим входом 12 устройства, выходузла 7 блокировки связан с вторым 45 выходом 13 устройства, с вторым входом элемента И 2 и с первым входомэлемента И 3. Второй. вход элементаИ 3 соединен с тактовыми входами регистров 5 и с четвертым входом 145, вторые входы подключены к выходам соответствующего триггера 6 признака и к входам шифратора 20, третьивходы связаны с выходом третьего элемента И 19 и входом синхронизациисчетчика 22 тактов. Второй вход 11устройства соединен с входом установки в единицу первого триггера бпризнака и с,входами сброса остальных триггеров б признака, выход последнего триггера б признака связанс информационным входом первого. Выход узла блокировки через элементНЕ 18 связан с первым входом третьего элемента И 19, второй вход которого соединен с четвертым входом 14 устройства. Выход шифратора 20 подклю 20 25 35 с выходами соответствующего регистра ыен к первому входу схемы 21 сравнения, второй вход которой связан с выходом счетчика 22 тактов, а выход соединен,с вторым входом узла 7 блокировки, входом сброса счетчика 22 тактов и входом счетчика 8 сбоев.Узел 7 блокировки (фиг. 2) содержит два одновибратора 24 и 25, два элемента И 26 и 27, два элемента 28 и 29 задержки, два триггера 30 и 31 типа Я 5. Третий вход 12 устройства через одновибратор 24 связан с 5-входом триггера 31 и первым входом элемента И 27, выход которого связан с/5-входом триггера 30, Инверсный выход триггера 31 является выходом узла 7 блокировки, а первый выход через элемент 28 задержки соединен с вторым входом элемента И 27. Выход схемы 21 сравнения через одновибратор 25 связан с первым входом элемента И 26 и с элементом 29 задержки, вы-, ход которого соединен с Я-входом триггера 30, Инверсный выход триггера 30 связан с вторым входом. элемента И 26, выход которого подключен к Я-входу триггера 31.Работа устройства для устранения последствий сбоев осуществляется следующим образомИнформация, необходимая для выполнения операций (команда или операнд), считывается из блока 1 памяти под воздействием управляющих сигналов на первом входе 9 устройства. Исходно на втором входе элемента И 2 присутствует потенциал, разрешающий промождение управляющих сигналов, Считанная из блока 1 памяти информация поступает для обработки в устройства ЦВМ, а через элемент ИЛИ 4записывается в первый регистр 5. Число М регистров 5 выбирается равным числу операндов, используемых .в самой емкой (по числу операндов) операции из система команд ЦВМ, работающих беэ совмещения операций. В последующем информация из первого регистра 5 с каждым тактом обраще 40 45 50 55 60 65 ния к блоку 1 памяти переписываетсяво.второй регистр 5, а в первый регистр 5 записывается новая информация, считанная из блока 1 памяти вследующем такте., Заполнение регистров5 передачи данных осуществляется пбсинхроснгналам на четвертом входе 14устройства. Через о+1 тактов, гдеи - число операндов в операции, обращения к блоку 1 памяти в регистрах 5 хранится вся информация, необходимая для операции, выполненнойЦВМ в данный момент времени Причемрегистрывсе заполнены информацией,используемой в одной операции тольков том случае, если число операндов,требуемое для ее выполнения равноМ, в противном случае в регистрах5 передачи данных находится также команда и операнды, ранее обработанные ЦВМ. При обращении к блоку 1 памяти за каждый. новой командой, а неза операндом, на втором входе 11 устройства вырабатывается импульс, осуществляющий установку в единицу первого триггера б признака и сбросвсех остальных триггеров б. Переписьединицы из первого триггера 6 признака в последующие (кольцевой регистрсдвига) происходит по синхросигналамна четвертом входе 14, проходящимчерез второй элемент Й 3, при,наличии разрешающего потенциала, которыйпоступает с выхода узла 7 блокировки.Единица, записанная в первый триггер6 признака, переписывается последовательно из одного триггера б в другой триггер б, указывая среди М регистров 5 передачи данных тот регистр5, в котором находится команда, выполненная в настоящий момент времени. При этом на выходе шифратора 20вырабатывается соответствующий данному регистру 5 двоиччый код. В случае отсутствия сигнала об ошибке натретьем входе 12 устройства информация из регистров 5 не используется,Если в процессе обработки (например,при чтении основных регистров ЦВМ)информация подвергается нскзжгик,.о чем свидетельствует ссиграл, поступающий на третий вход 12 устройства,на выходе блока 7 блокировки вырабатывается сигнал, который запрещает работу счетчиков номеров командпо второму выходу 13 устройства,блокирует обращение к блоку 1 памяти и прохождение сигналов на входысинхронизации триггеров 6 признаков и соответственно через элементыИ 2 и 3. Этот же сигнал проходит через элемент НЕ 18 и разрешает прохождение синхросигналов с четвертоговхода 14 устройства, через элементИ 19 на М групп элементов И 16 и насчетный вход счетчика 22 тактов. Поэтим синхросигналам происхолит вы1005062 ществляется, так как время задержки,обеспечиваемое элементом 28, значительно превышает длительность импульдача информации из регистров 5 передачи данных через соответствующийэлемент И 16, элемент ИЛИ 17, четвертый выход 23 в устройства ЦВМ ичерез элемент ИПИ 4 в первый регистр5, Причем выдача начинается с тогорегистра 5, в котором в момент сбоянаходится команда, в процессе выполнения которой был определен факт искажения, так как только в триггере 6признака, соответствующем данному са, формируемого одновибратором 24, и тем самым на входе элемента И 27 во время действия импульса поддерживается запрещающий потенциал с выхода элемента 28 задержки. Если же до прихода сигнала со схемы 21 сравнения на узел 7 блокировки с входа 12 10 поступает еще один сигнал ошибки, то регистру 5;фиксируется единица и толь- через элемент И 27 осуществляется уско на одном элементе И 16, такжесоответствующем данному регистру 5,имеется вследствие этого разрешающийпотенциал. В процессе выдачи инфортановка в единицу триггера 30, инверсный выход которого блокирует повходу элемента И 26 сброс триггера31Поступающий в дальнейшем сигналсо схемы 21 сравнения проходит черезодновибратор 25, но в этом случае мации из регистров 5 в ЦВМ по четвертому выходу 23 устройства одновременно происходит ее передача от регистра 5 к регистру 5 и запись в не осуществляет сброс триггера 31, а сбрасывает только триггер 30, т.е.блокировка не снимается, При этомвеличина задержки элемента 29 значипервый регистр 5 по сигналам на чет 20 вертом входе 14 устройства. Однакоперепись единицы в кольцевом регистре сдвига, образованном триггерами 6признака не осуществляется, так какна входе элемента И 3 присутствуетзапрещающий потенциал узла 7 блокировки, Кроме того, при этом вырабатывается сигнал на втором входе 11устройства. тельно превьиаает длительность импульса, формируемого одновибратором 25.Если же триггер 30 не устанавливается в единицу, т.е. за время от возникновения сигнала ошибки до появления сигнала со схемы 21 сравнения непоступает сигнала искажения, то посигналу со схемы 21 сравнения осуществляется сброс триггера 31 и снимается блокировка с выхода узла 7,ЦВМ переходит в режим нормальной работы с блоком 1 памяти, начиная садреса, зафиксированного в счетчике 30 Код с выхода шифратора 20, соответствующий номеру регистра 5, с которого начинается выдача информации, поступает на схему 21 сравнения, где сравнивается с информацией с выхода счетчика 22 тактов, Через К+1 тактов, где К -число операндов в операции, при выполнении которой произошел сбой, зафиксированное в счетчике 22 тактов, на выходе схемы 21 номеров команд в момент его блокировки. При повторении в указанный период сигнала искажения блокировка неснимается и попытка исправления повторяется Р раз,о чем свидетельствует сигнал переполнения счетчика 8 сбоев (третий выход 15 устройства), который поступает на схему прерывания устройства управления ЦВМ и переводит ее в режим диагностики,ступает в узел 7 блокировки, иа счетный вход счетчика 8 сбоев и на сброссчетчика 22 тактов, Узел 7 блокировки выполнен таким образом (фиг. 2),что если от момента выдачи сигналовблокировки до поступления в узел 7блокировки со схемы 21 сравнения,на третий вход 12 устройства не поступает сигнала искажения, то блокировка с блока 1 памяти (первый элемент И 2), счетчика номеров команд 45 50(по второму выходу 13) и триггеров 6признака (второй элемент И 3) снимается, и запрещается прохождение синхросигналов с четвертого входа 14 устройства через третий элемент И 19 Поступающий в узел 7 блокировки сигнал ошибки по входу 12 проходит через одновибратор 24 (фиг. 2) и обеспечивает установку в единицу по 5 входу К 5-триггера 31, инверсный выход которого и является выходом уз-,ла 7 блокировки. Установка в единицу триггра 30. в этом случае не осу 60 65 сравнения вырабатывается сигнал, ука зывающий на тот факт, что операцияполностью повторена. Этот сигнал поИзобретение обеспечивает выполнение процесса исправления искажений со значительным быстродействием.Указанный положительный эффект увеличения быстродействия достигается за счет того, что повторение операции, при выполнении которой произошел сбой, начинается непосредственно после сбоя и не возникает потерь времени на ожидание появления признака команды и на осуществление холостых передач операндов. Кроме того, в изобретении исключена возможность повторения предыдущих команд, возникающая вследствие различных длин (по числу операндов) команд и приводящая к снижению быстродействия. В устройстве это обеспечивается за счет начала выдачи в ЦВМ информации с любого регистра передачи данных, а не только с последнего регистра.Формула изобретения Устройство для исправления последствий сбоев, содержащее блок памяти, два элемента И, первый элемент ИЛИ, М регистров, где М - максимальное количество операндов самой длинной команды, М триггеров признака, узел блокировки и счетчик сбоев, причем вход управления. устройства соединен с первым входом первого эле 1 О мента И, выход которого соединен с входом блока памяти, выход блока памяти соединен с первым входом первого элемента ИЛИ и является информационным выходом устройства, 15 вход признака команды устройства соединен с единичным входом первого триггера и с нулевым входом Ф) триггеров признака, единичный выход каждого ф-го триггера признака, где 20 - 1-(М) соединен с единичным входом 6+1) -го триггера признака, выход М-го триггера признака соединен с вторым единичным входом первого триггера признака, вход признака 25 сбоя устройства соединен с первым входом узла блокировки, выход которого соединен с вторым входом первого элемента И, первым входом второго элемента И и является выходом бло кировки устройства, тактовый вход устройства соединен с управляющими входами всех М регистров и с вторым входом второго элемента И, выход которого соединен с тактовыми входами З 5 всех триггеров признака, выход первого элемента, ИЛИ соединен с информационным входом первого регистра, информационный выход каждого -го регистра соединен с информационным входом +1/-го регистра, выход счетчика сбоев является выходом прерывания работы устройства, о т л и ч аГо щ е е е с я тем, что, с целью повышения быстродеиствия, в устройствовведены второй элемент ИЛИ, элементНЕ, третий элемент И, шифратор, схема сравнения, счетчик тактов и группа элементов И, причем информационный выход ф -го регистра и единичный выход-го триггера признакасоединены соответственно с первыми вторым входами соответствующегоэлемента И группы, выход которогосоединен с соответствующим входомвторого элемента ИЛИ, выход второгоэлемента ИЛИ соединен с вторым входом первого элемента ИЛИ и являетсявторым информационным выходом устройства, единичный выход каждого-го триггера признака соединен с соответствующим входом шифратора, выходы которого соединены с первойгруппой входов блока сравнения, выход узла блокировки через элемент НЕсоединен с первым входом третьегоэлемента И, выход которого соединенс нулевыми входами элементов И группы и со счетным входом счетчика тактов, информационные выходы счетчикатактов соединены с второй группойвходов схемы сравнения, выход которой соединен с управляющим входомсчетчика тактов, с вторым входом узла блокировки и со счетным входомсчетчика сбоев, тактовый вход устройства соединен с вторым входом треть- .его элемента И.Источники информациипринятые во внимание при экспертизе1. Авторское свидетельство СССР9 279172, кл. 6 06 Г 11/00, 1 972,2. Авторское свидетельство СССРМ 189621, кл. С 06 Г 11/00, 1968.3, Авторское свидетельство СССРР 552608, кл. С 06 Г 11/00, 1976. Алексее дакто Подписнокомитета СССРи бткрытийсюкая наб., д. 4/5 Тираж 704 Государственног елам изобретений осква, Ж-Э 5, Рау а город, ул. Проектна Натен илиал П 1/65 ВНИИПИ по д 113035, М