Устройство для передачи сигналов приращений

О П И С А Н И Е ( 1955163ИЗОБРЕТЕНИЯК., АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоввтсинкСоцнвпнстнчвсиннРеспубпнн(22) Заявлено 05. 01.81 (21) 3230041/18-24 с присоединением заявки М08 С 19/28 3 Ъвударстмнвй камнтет СССР ло делам нза 6 ретаннй и открытийДата опубликования описания 3008.82(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СИГНАЛОВ ПРИРАЩЕНИЙ1Изобретение относится к телеметрии и может быть использовано для передачи непрерывныхссообщений в системах связи. Известно устройство для передачи разностных сигналов, содержащееанализатор знака, преобразовательаналог-код, сумматор, формировательвыходных сигналов, синхронизатор,коммутатор, элемент ИЛИ, элементзадержки и управляющий блок, Устройство позволяет передавать сигна"лы приращения таким образом, чтопри передаче одинаковых посылок какна передающей, так и на приемнойт:стороне вес.т -й посылки удваивается по сравнению с весом (1-1)-й посылки того же знака, а после сменызнака (качества) посылки вес посылки начинается с 1;1 1,Недостатком устройства являетсяотносительно большая дисперсия сшиб"ки перегрузки (динамической ошибки). 2Известно также устройство для пе"редачи сигналов приращения, котороесодержит преобразователь аналог "код, блок вычитания, сумматор, фор 5мирователь сигналов, синхронизатор,триггер, матричный коммутатор, блокзадержки, блок сравнения. Устройст"во, измеряя разность 61 между входным цифровым и восстановленным квантованным Л р сигналами, определяетзнак разности ("+", "-" или "0"),а также определяет, когда разностьаХ меньше удвоенного значения дель- ., та-сигнала, т 1 оступившего в сумматор15 в предыдущей тактовой точке. В момен"ты с;, когда дую=О или аА меньше удвоенйого веса предыдущей дельта-посылки, в канал связи посылается сиг"нал О. При других соотношениях пере 20 даются положительные или отрицательные весовые посылки 23,Устройство удовлетворительно ра"ботает .только при передаче медленноменяющихся процессов.3 9%16Наиболее близким по технической сущности к предлагаемому является устройство для передачи информациу, содержащее генератор синхросигналов, преобразователь аналог - цифра, сумматор, анализатор знака, Формирователь сигналов, матричный коммутатор, . реверсивный счетчик, логический переключатель, выходы преобразователя аналог - цифра соединены с первым 10 входом анализатора знака, вторые входы которого соединены с выходами сумматора, три выхода анализатора знака соединены с выходами логического переключателя, из них два выхо да соединены также со входами формирователя сигналов и первыми входами матричного коммутатора, выходы которого соединены с сумматором, вторые входы подключены к выходам ревер о сивного счетчика, входы которого соединены с выходами логического переключателя, генератор синхросигналов подключен к управляющим входам пре. образователя аналог - цифра, суммато" 5 ра, матричного коммутатора и реверсивного счетчика, В этом устройстве логический переключатель выполнен на элементах ИЛИ, триггерах,элементах ЗАПРЕТ.В устройстве в момент ; сравниваются цифровой сигнал Лц/(с;) и восстановленный в сумматоре сигнал Лц(с; 1) и вырабатывается сигнал "+" В (С 1 ) = Д(С 1) (С 1 Д 0 ДА ( -1) (0, ОаА=0, Если в процессе передачи скачка функции дц (с), .с1помощью дельта-сигналов, нарастающих по двоичному закону, в моментвеличина Л(й ) оказывается боль 40 ше величины Ац (с;), то с тактовой точки с; начинают передаваться дельта-посылки противоположного знака с убыванием веса по сравнению с посылкой противоположного знака, передан 4 ной в точке с , Например, скачок величиной 10 передается в виде следующих сигналов;10=1+2+1+8-1-2+1 (.3 3 Недостатком устройства является относительно невысокая точность изза большой дисперсии ошибки на участках медленного изменения передаваемых ФункцийЦель изобретения - повышение точности устройства за счет обеспечения малой дисперсии ошибок перегрузки как для быстрых, так и для медленно 3изменяюцихся передаваемых параметров, а также получение энергетического выигрыша.Поставленная цель достигается тем, что в устройство для передачи сигналов приращений, содержащее генератор синхросигналов, выход которого соединен с управляющими входами блока определения знака приращений и аналого-цифрового преобразователя, информационный вход которого соединен со входом устройства, выходы аналого-цифрового преобразователя соединены:".с первыми информационными входами блока определения знака приращений, вторые информационные входы которого соединены с выходами сумматора, первый выход блока олреде" ления знака приращений соединен с первым входом логического переключа" теля, второй выход - с вторым входом логического переключателя и первым входом коммутатора, третий выходс третьим входом логического переключателя и вторым входом коммутатора, выходы которого соединены с первыми входами сумматора, первый второй и третий выходы логического переключателя соединены с первыми входами реверсивного счетчика, выходы которого соединены с третьими входами коммутатора и Формирователь выходных ,сигналов, выход которого соединен с выходом устройства, введен элемент задержки, вход которого подключен к выходу генератора синхросигналов, выход элемента задержки соединен с первым входом Формирователя выходных сигналов, вторыми входами сумматора и реверсивного счетчика и четвертым входом коммутатора, четвертый и пятый выходы блока определения знака приращений соединены соответственно с четвертым и пятым входами логического переключателя, четвертый и пятый выходы которого соединены с вторым и третьим входами формирователя выходных сигналов. Логичес" кий переключатель выполнен на элементах И, ИЛИ и триггерах, выход первого элемента ИЛИ соединен с первыми входами второго элемента ИЛИ и первого триггера, второй вход которого соединен с выходом третьего эле" мента ИЛИ, выход второго элемента ИЛИ соединен с первым входом второго триггера, выход первого триггера соединен с первыми входами первого эле" мента И и третьего триггера, выходвторого триггера соединен с первыми входами второго элемента И и четвертого триггера, вторые входы третьего и четвертого триггеров обьединены и подключены к выходу четвертого эле- З мента ИЛИ, первые выходы третьего и четвертого триггеров соединены с вто" рыми входами соответственно первого ,и второго элементов И, выходы которых соединены с входами пятого эле- о мента ИЛИ, вторые выходы третьего и четвертого триггеров соединены с входами третьего элемента И, входы первого элемента ИЛИ подключены к первому и второму входам логицеско го переключателя, первый вход третьего элемента ИЛИ и втОрой вход второго триггера объединены и подключены к третьему входу логического переключателя, вторые входы вто" 2 в рого и третьего элементов ИЛИ и первый вход четвертого элемента ИЛИ обьединены и подключены к четвертому входу логического переключателя, третьи входы второго и третьего эле- д ментов ИЛИ и второй вход четвертого элемента И обьединены и подключены к пятому входу логического переключателя, выходы четвертого элемента ИЛИ, пятого элемента ИЛИ, тре.- тьего элемента И, первого и второго триггеров подключены соответственно к первому, второму, третьему, четвертому и пятому выходам логицеского переключателя.35На фиг,1 изображена структурная схема предлагаемого устройства; на фиг. 2 - временные диаграммы работы устройства.Устройство содержит (Фиг, 1) генератор 1 синхросигналов, аналого 40 цифровой преобразователь 2 (ЯЦП), сумматор 3, блок 4 определения знака приращений, Формирователь 5 выходных сигналов, матричный коммутатор 6, реверсивный сцетчик 7, логический переклюцатель 8 и элемент 9 задержки.Логический переключатель 8 выпол" нен на элементах ИЛИ .10"14, триггерах 15-18,. элементах И 19, 20 и 21Устройство работает следующим образом.В тактовые моменты времени С (фиг. 2,1) производится сравнение цифрового сигнала Хц(с;), вырабатываемого ЯЦП 2, и восстановленного по дельта-посылкам сигнала 16(с-Т/2), где С - интервал между дельта-посылками; При этом вырабатываются пять 163 6СИГНаЛОВ; фф+ффй Л (С03, н-ффЬЛ(С 1)01; "0" аЛ(С; ) =01; ""дА (С 1) )д 11 1 дА (С)1- 1,где д А (с; )=1 ц(с 1) - Х 6(с; -ь/2),.ь;- вес последней посылки, предцествующей точке С;, В результате поэтим сигналам в момент С 1+ь/2 (фиг.2.2)передается очередной дельта-сигнал,который поступает также в сумматор3. На фиг. 2 показаны положительные,отрицательные и нулевые дельта-сигналы.С помощью сигналов "+""О"Ф Ф 1:8 вырабатывается четыре вида различных стробирующих импульсов (фиг. 2,4,2,5; 2.6 и 2,7), которые служат дляформирования промежуточных стробов(Фиг, 2. 8; 2,9; 2. 10; 2, 11) и стробов (фиг, 2.12, 2.13) для управленияработой реверсивного счетчика 7, навход которого подается также строб(фиг, 2. 11) для сброса счетчика нануль. Стробы 2,3 и 2,4 (Фиг. 2) подаются на.входы формирователя 5 выходных сигналов, В течение этихстробов с выхода устройства в каналсвязи поступают положительные и отрицательные посылки,Как видно из временной диаграммы2,3 (Фиг. 2), в канал связи передаются сигналы:+0+0+0+1+2-1+0+0+1+2+0+1+0+0+ Нулевые посылки, обозначенные крестиком на Фиг. 2.3, соответствуютразности ь Л (с; )л; , . В соответствиис принятым ал оритмом после нулевойпосылки вес очередной посылки равен2 =1, После смены знака вес очеред"оной посылки в два раза меньше весапредыдущей посылки,Предлагаемый алгоритм может бытьлегко реализован в системах с дис"кретной и непрерывной передачей сигналов. При дискретном методе пере"дачи устройство обеспечивает получение энергетического выигрыша за счетпауз при медленных изменениях передаваемых Функций.Логический переключатель 8 работа"ет следующим образом. ВЯ-триггер 18,запускается сигналами "+" и "),", которые поступают на входы элемента,ИЛИ 10, а возвращается в исходноесостояние сигналами нОн или "-нпоступающими на входы элемента ИЛИ 117 ЭБ 1 щается в исходное состояние сигналами "0", "( ", "+" и которые поступают на его вход с выхода элемента ИЛИ 12 (фиг, 2.1, 2.5, 2,6, 2,7), К 5-триггер 16 запускается сигналами, з поступающими с выхода элемента ИЛИ 13, возвращается в исходное состояние сигналами, поступающими с выхода триггера 18 (Фиг. 2.8, 2.9), В 5-триг- гер 17.вырабатывает стробы 2.10 и О 2;11 (фиг, 2), С помощью элементов И 20 и 19 и выходного элемента ИЛИ 14 вырабатываются стробы 2.12 (фиг. 2), в течение которых в реверсивном счетчике 7 происходит сложение. 15На выходе элемента И 21 получают" ся стробы (Фиг. 2,13), в течение которых в счетчике 7 происходит вычитание (каждый импульс, поступивший в счетчик 7 в течение данного стро ба, уменьшает записанное число на еди- ницу)Таким образом, предлагаемое устройство за счет адаптации к входной передаваемой Функции позволяет умень з шить дисперсию ошибки перегрузки как для быстро меняющихся, так и для медленно меняющихся функций, т.е, повышается точность устройства. Кроме того, устройство обеспечивает по" ар лучение энергетического выигрыша,Формула изобретения35Устройство для передачи сиг"налов приращений, содержащее генератор синхросигналов, выход которого соединен с управляющими входами блока определения знака приращений и аналого-цифрового преобразователя, информационный вход которого соеди" нен с входом устройства, выходы ана- лого-цифрового преобразователя сое - , динены с первыми информационными вхо дами блока определения знака приращений, вторые информационные входы которого соединены с выходами сумматора, первый выход блока определения знака приращений соединен с первым56 входом логического переключателя, второй выход - с вторым входом логического переключателя и первым входом .коммутатора, третий выход - с третьим входом логического переключателя и вторым входом коммутатора, выходы которого соединены с первыми входами сумматора, первый, второй и третий выходы логического пере 63 8,ключателя соединены с первыми входами реверсивного счетчика., выходы которого соединены с третьими входами коммутатора, и формировательвыходных сигналов выход которого соединен с выходом устройства, о тл и ч а ю щ е е с я тем, что, с це"лью повышения точности устройства, в него введен элемент задержки, вход которого подключен к выходу генератора синхросигналов, выход элемента задержки соединен с первым входомФормирователя выходных сигналов, вторыми входами сумматора и реверсивного счетчика и четвертым входом коммутатора, четвертый и пятый выходыблока определения знака приращений соединены соответственно с четвертым и пятым входами логического переключателя, четвертый и пятый выходы которого соединены с вторым и третьим входами. формирователя выходных сигналов,2, Устройство по и. 1, о т л ич а ю щ е е с я тем, что логическийпереключатель выполнен на элементах И, ИЛИ и триггерах, выход первого элемента ИЛИ соединен с первыми входами второго элемента ИЛИ и первого триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, выход второго элемента ИЛИ сое"динен с первым входом второго тригге"ра, выход первого триггера соединенс первыми входами первого элемента Ии тоетьего триггера, выход второго триггера соединен с первыми входами второго элемента И и четвертого триггера, вторые входы третьего и четвертого триггеров объединены и подключены к выходу четвертого элементаИЛИ, первые выходы третьего и четвертого триггеров соединены с вторымивходами соответственно первого и второго элементов И, выходы которых сое"дпнены с входами пятого элемента ИЛИ,вторые выходы третьего и четвертого триггеров соединены с входами третьего элемента И , входы первого элемента ИЛИ подключены к первому и второму входам логического переключателя, первый вход третьего элемен.,та ИЛИ и второй вход второго триггера объединены и подключены к тре". тьему входу логического переключателя, вторые входы второго и третьего элементов ИЛИ и первый вход четвертого элемента ИЛИ объединены иЭподключены к четвертому входу логического переключателя, третьи входы второго и третьего элементов ИЛИ и второй вход четвертого элемента И объединены и подключены к пятому входу логического переключателя, выходы четвертого элемента ИЛИ:, пятого элемента ИЛИ.,тоетьего элемента И,. первого и второго триггеров подключены соответственно к первому, второму, третьему, четвертому и пя 955163 10тому выходам логического переключателя.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР М 527834, кл. Н 0425/00, 1975,2. Авторское свидетельство СССР У 577697, кл, Н 04 3. 25/02, 1976,3. Авторское свидетельство СССР фв .й 547812, кл. О 08 С 19/28, 19769 Б 163 т Ф Составитель Н,Бочаровактор МаЯнович Техред ЕаХаритончик Корректор О.Иакаренк акаэ рйлиап ППП Патент , г. уагород, ул. Проектная ОО м 9 Тираж 2 ВНИИПИ Государственн по делам изобретен 113035, Москва, ЖПодписноего комитета СССРй и открытийРаушская наб., д, 1/