Многоканальный преобразователь угла поворота вала в код

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскииСоциалистическихРеспублик(22) Заявлено 19,12,80 (2) 3221392/18-24 фИ М. Кл.з 6 08 С 9/04 с присоединением заявки 1 ЧВ Государственный комитет СССР по делам изобретений и открытийОпубликовано 30.07. 82.Бюллетень Йо 28 Дата опубликования описания 30. 07. 82(54) МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТАВАЛА В КОД Изобретение относится к автоматикеи вычислительной технике и может бытьиспользовано в вычислительных комплексах для решения задач управления.Известны аналогичные преобразователи угла поворота вала в код, содержащие синусно-косинусные датчики,подключенные.через входной коммутатор иразвязывающие усилители с коммутато. -ром октантов, регистр октантов, распределительный блок с регистром управления, блок сравнения, преобразователь код-напряжение, блок признакаотсчета и блок автоматической синхронизации 1.1 15Наиболее близким к предлагаемомуявляется многоканальный преобразователь угла поворота вала в код, содержащий синусно-косинусные датчики,соединенные с входным коммутатором,коммутатор квадрантов, вход которогосоединен с первым выходом распределительного блока, второй выход которого соединен с первым входом декоди"рующего преобразователя, выход которого соединен с одним из входов блока сравнения, выход блока сравнениясоединен с вторым входом декодирующего преобразователя, причем входнойкоммутатор соединен с коммутатором 30 квадрантов, первый выход которого соединен с входом распределительного блока и второй и третий выходы через соответствующие развяэывающие усилители соединены с третьим входом декодирующего преобразователя, другой вход блока сравнения соединен с нулевой шиной.Однако наличие развязывающих усилителей на входе и согласующих масштабных усилителей на выходе коммутатора квадрантов, где производится определение фаз напряжений обмоток СКТ-датчика и коммутация этих напряжений на входе масштабных усили-. телей, приводит к появлению дополнительных погрешностей и снижение точности преобразования.Цель изобретения - повышение точности преобразователя.Поставленная цель достигается тем, что в многоканальный преобразователь угла поворота вала в код, содержащий синусно-косинусные датчики угла, соединенные с входным коммутатором, распределительный блок, первый выход которогосоединен с управляющим входом входного коммутатора, второй выход соединен с первым входом первого декодирующего.преоб 947895разователя, первый выход которого подключен к первому входу первого блока сравнения, выход блока сравнения соединен с вторым входом первого декодирующего преобразователя, и блок определения октантов, введены блоки усреднения, блоки выборки и масштабирования, блок эталонного напряжения, второй блок сравнения и второй декодиру-. Ьнций преобразователь, выходы входного коммутатора подключены к первым вхо- ( дам блоков выборки и масштабирования, вторые входы которых соединены с третьим выходом распределительного . блока, а выходы блоков выборки и.масштабирования соединены соответственно с вторым входом первого блока срав" нения и с первым входом второго блока сравнения, выход которого соединен с первым входом второго декодирующего преобразователя первый выход которого соединен с вторым входом второго блока сравнения, второйвход второго декодирующего преобразователя соеди- нен с вторым выходом распределительного блока, а третьи входы.деКодирующих преобразователей подключены к блоку эталонного напряжения, вторые выходы декодирующих преобразователей соединены с первцми входами соответ ствующих блоков усреднения, третьи выходы декодируиаих преобразователей ЗО соединены с первым входом распределителъного блока, четвертый выход кО- торого соединен с вторыми входами блоков усреднения, выходы которых соединены с первым и вторым. входами 3 блока определения октанта, выХод и третий вход которого соединен соответственно с вторым входом и пятым выходом распределительного блока,Кроме того блок определения 40 октактов выполнен из двух входных ре-. гистров, блока деления кодов, двух коммутаторов, блока определения, знака частного, блока управления, регистра сдвига и выходного регистра, первый. выход блока управления соединен с первыми входами .входных регистров, первые выходы которых через блок определения знака частного подключения к первому входу выходного регистра, вторые выходы входных регистров соединены с первыми входами коммутаторов, выходы которых соединены с. первым и вторым входами бло. ка деления кодов, третий вход которого подключен к второму выходу блока управления, выход блока деления соединен с первым входом регистра, сдвига, второй вход. которого соеди" нен с вторым выходом блока управления, первый выход регистра сдвига 60 соединен с вторыми входами коммутаторов, а второй выход - с вторым входом выходного регистра, вторые входы входных регистров и вход блока-управления соединены соответственно с первой, второй и третьей входными клеммами блока определения октантов, выход выходного регистра и третий выход блока управления соединены соответственно с первой и второй выходными клеммами блока определения октантов,ИноГоканальный преобразователь угла поворота вала в код построен по методу поразрядного взвешивания на основе компенсационного принципа, в .котором в качестве измеряемого напря 1 жения используются синусное и косинусное напряжение СКТ-датчика, а в качестве опорного напряжения для обоих декодирующих преобразователей используется одно и то же прецизионное напряжение поетоянного тока. На фиг. 1 представлена блок-схемамногоканального преобразователя углаповорота вала в код; йа фиг. 2 - амплитудная характеристика СКТ-датчика, а также рабочие участки напряжения,используемые для преобразования.Многоканальный преобразователь угла поворота вала в код содержит синусно-косинусвые.датчики 1 угла, входной коммутатор 2, блоки 3 выборки имасштабирования, декодйрующие преобразователи 4, блоки 5 сравнения, блоки 6 усреднения, блок 7 определения октантов., распределительный блок 8 иблок 9 эталонного напряжения.Синусйо-косинусйые датчики 1 углаподключенй к входному коммутатору 2и к блокам 3 выборки и масштабирования. Блоки 3 выборки и масштабирования непосредственно подключены к одному.из входов блоков 5 сравнения. Декодирующие преобразователи 4 подключены к .блокам 6 усреднения и распределительному блоку 8, выходы блоков 6 подключены к входам блока определения октанта 7. Распределительный блок 8 подключен к входному коммутатору 2, к блокам 3 выборки и масштабирования, к декодирующим преобразователям 4, блокам 6 усреднения, к входу блока 7. Один из выходов блока 7 определения октантов подключен к распределительному блоку 8, блок 9 эталонного напряжения подключен к декодирующим преобразователям 4.Декодирующий преобразователь 4 код-напряжение содержит и-разрядные регистры 10 последовательного приближения, интегральные электронные ключи разрядов и резистивные матрицы ий 11Выходы блоков 5 сравнения соединены с, регистрами 10 последовательного приближения, первые входы блоков; 5 сравнения соединены с выходами блоков 3 выборки и масштабирования, а вторые входы блоков 5 сравнения соединены с выходами блоков 11. Один и з входов блоков 11 соединен с блоком 9 эталонного напряжения.гБлок б сравнения содержит п-разрядные буферные регистры 12 отсчетов и блок 13 поразрядного совпадения.Входы; регистров 12 отсчета соединеныс выходами п-разрядного регистра 10 последовательного приближения декоди рующих преобразователей 5, выходы регистров 12 отсчета и выходы регистров 10 последовательного приближения подсоединены к входам блока 13 поразрядного совпадения, выходы по следних .подсоединены к одному иэ входов блока .7 определения октантов, Регистры 12 .отсчета и блок 13 пораз-, рядного совпадения соединены с одним йз выходов распределительного блока 8,5Блок 7 определения октантов содержит п-разрядные входные регистры 14 для хранения усредняющих двоичных кодов синусного и косинусного сигналов, блок 15 определения, знака част- . ного коммутатора 16, блок 17 деления кодов,. сдвиговый регистр 18, блок 19 управления и выходной регистр 20.Распределительный. блок 8 задает режим работы преобраэоаателя и содержит блок 21 синхронизации, распределитель 22 импульсов, блок 23 адресного управления .входным коммутатором 2 и блок 24 управления, обеспечивающий управление блокамй 3 выборки и масштабирования и блока О ми б усредйения.устройство работает в следующей логической последовательности.По сигналу обращения иэ цифровой вычислительной машины и многоканаль-. 35 ному преобразователю угла поворотавала в код, запускается блок 23 адресного управления распределительного блока 8, который обеспечивает работу входного коммутатора 2. Блок 4 О 21 синхронизации распределительного блока 8 Вырабатывает эталонные частоты, необходимые для синхронизацииво времени работы отдельных устройств преобразователя, вырабатывает сигна лы управления распределителем 22 импульсон, блоком 24 и блоком 23 адресного управления.В момент перехода через нуль положительного напряжения питания СКТ-датчика блок 21 синхронизации вырабатывает импульс начала преобразования и импульс синхронизации с учетом фазовых сдвигов. выходных напряжений различных типов СКТ-датчиков относительно питающего напряжения датчиков, что обеспечивает процесс уравновешивания измеряемых напряжений в момент достижения рабочих участков синусоидального напряжения (фиг. 2). Импульс .синхронизации запускает рас- бО пределитель 22 импульсов и блок 24, который управляет работой блоков 3 выборки и масштабирования и обеспечивает работу блоков б усреднения. Блоки 3 выборкии масштабирования 65 обеспечивают точность преобразования при быстроменяющихся входных сигналах, исключает влиянием нелинейных искажений, пульсаций входных измеряемых напряжений. Блоки 3 обеспечивают с высокой точностью одновременную фиксацию мгновенного уровня входных синусных и косинусных сигналов, имеющихся в момент начала преобразования, .и хранение выбранного уровня входных сигналов с большой точностью на время преобразования, причем входные сигналы на это время отключаются, Блоки 3 выработки и масштабирования обеспечивают также масштабирование входных сигналов и служат для согласования выхода СКТ-датчика с входным сопротивлением декодирующих преобразователей 4, Во время преобразова" ния выбранная информация с выходов блоков 3 выборки и масштабированияодновременно поступает на один из входов блоков 5 сравнения. Оба декодирующих преобразователя 4 в цепи синусного и косинусного сигналов одновременно запускаются импульсами с распределителя 22 импульсов. Выходные эталонные напряжения декодирующих преобразователей 4 с выходов интегральных электронных ключей разрядов и реэистивной матрицы КК 11 поступают на второй вход блоков 5 сравнения, где происходит поразрядное сравнение измеряемого напряжения с эталонным напряжением, На второй вход блока 11 поступает одинаковое по величине опорное напряжение с блока 9. Блоки 4 сравнения на п-такте кодирования вырабатывают импульс управляющий п-разрядом регистров последователь ного приближения 10 и отключающий этот разряд иэ процесса уравновешивания при условии Уд 7 Б и останляет этот разряд в процессе уравновешивания при Ц0., где УАд - выходное эталонное напряжение декодирующего преобразователя, Ц, измеряемое напряжение.В результате преобразования на регистрах 10 последовательного приближения установится п-разрядный выходной код синусного и косинусного сигнала СКТ-датчика", в этот момент с регистров 10 на вход блока 21 синхронизации распределительного блока 8 поступает сигнал, который через блок 24 разрешает выдачу информации с выходов регистров 10 декодирующих преобразователей 4 на вход одного иэ регистров 21 отсчета блоков б усреднения. Одновременно происходит запуск блоков 3 и 4 и начинается режим второго отсчета, который происходит аналогично вышеописанному.В результате второго препреобразователя на выходе регистров 10 установится п-разрядный код синус- ного и косинусного сигналов СКТ-датчика, который по сигналу с блока 24распределительного блока перепишется во второй регистр 12 блока б, после чего начинается работа преобразователя в третьем режиме отсчета. После окончания третьего преобразователя блок 24 распределительного блока 8 5 вырабатывает сигнал, разрешающий одновременное поразрядное поступление и-разрядных выходных кодов синусного и косинусного сигналов с выходов регистров 12 отсчета и ре- О гистра 10 последовательного приближения на входы блока 13 поразрядного совпадения блока б усреднения, в результате производится усреднение двух наиболее близких по величине кодов отсчета и на выходах блока,13 формируется усредненны. и-разрядный выходной код У . з 1 п сС и У созе СКТ-датчиков.Многоотсчетный режим работы предлагаемого преобразователя исключает20 , случайные погрешности преобразования, тем самым повышается точность и достоверность преобразования. Много-. отсчетный режим работы обеспечивается высоким быстродействием работы блоков 3, 5 и 8 (фиг, 2) . После окончания процесса сравнения и усреднения результатов преобразований .(отсчетов) блок 21 синхронизации распределительного блока 8 запускает блок 19 управления блока 7 деления кодов. Блок 19 обеспечивает управле-, ние работой всех устройств, блока 7.Перед началом преобразования(деление кодов) выходные коды 0 э 1 п 35 и У соз с 6 с выходов блока 13 поступают на входныерегистры 14, где они преОбразуются в коды положительных чисел и запоминаются на время работы блока 7, Истинные значения знаковых 40 разрядов Уз 1 п с 6 и УсозЫ поступают на входы блока 15 определения знака частного, которое определяет значение квадранта угла поворота вала (знак/О эЫЫ/ и знак /цэ 1 пЫ+ У созе/), 45 после чего входы входных регистров 14 блокируются, запрещая поступление информации с выходов блоков 13. Таким образом, операция деления кодов производится со значимой частью выходного кода синусного и косинусного сигнала, т.е. с абсолютными значениями.Первым тактом работы блока 7 определения октантов производится сравнение по абсолютной величине кодов Уэ 1 п оЬ и У соэ.сс., т.е. происходит определение октанта угла поворота вала (участок в 45 ). Причем сигнал сравнения кодов по абсолютной величине далее используется для передачи на входы блока 17 делимого (меньшего 60 по абсолютной величине числа) в прямом коде и делителя (большего по абсолютной величине числа) в инверсном коде. Сигнал сравнения колов управляет коммутаторами 16 таким об разом,что вход регистра 14 делимого отключается от первого входа блока 17 после окончания второго такта ра- боты блока 7 - суммирования на блоке 17 делимого (в прямом коде) с делителем (в иНверсном коде) и записи результата суммирования в сдвиговый регистр 18. Вместо делимого на первый вход блока 17 поступает код с выхода сдвигового регистра 18Затем производится запись инверсного значения старшего разряда регистра 18 в выходной регистр 20 и осуществляется сдвиг кода разряда влево в регистре 18. В зависимости от знака старшего разряда регистра 18 (до сдвига) код с регистра 14 делителя поступает на второй вход блока 17 через коммутатор 16 в прямом коде (если "1" в старшем разряде регистра 18) или в инверсном коде (если "0" в старшем разряде регистра 18).Далее операции суммирования в блоке 17 деления кодов, регистра 1.8 и регистра 14 делителя, записи результата суммирования в сдвиговый ре-гистр 18, записи старшего разряда регистра 18 в выходной регистр 20, сдвиг кода влево в регистре 18 повторяется до тех пор, пока процесс деления кодов О э 1 п Ы. и 0 созе друг на друга не закончится, В резуль" тате на выходе регистра 20 формируется выходной линейный , код отношения двух напряжений У з 1 пс и У соэ с учетом знака (коррекцию знака частного осуществляют блок 15). Угол поворота вала равен с = агейла И (знак частного - положителен) й. = 90 фагсйд И (знак частного отрицателен), где И - код выходного регистра 20.Данное построение преобразователя позволяет исключить ряд аналоговых (линейных) интегральных схем (масштабные усилители, аналоговые ключи коммутатора квадрантов и т.п.), аппаратурно упростить схему данного преобразователя (в том смысле, что предлагаемый подход позволяет для реализации преобразователя применить интегральные цифро-аналоговые и аналого-цифровые преобразователи, а это в свою очередь, существенно уменьшит габариты и увеличит надежность устройства) и тем самым повысить точность его работы, поскольку основные операции по определению кода угла поворота (определение квадранта, октантов и выходного кода отношений двух напряжений) производится цифровыми методами, В предлагаемом многоканальном преобразователе по сравнению с известным применение блоков выборки и масштабирования, блоков усреднения, а также блока определения октантов позволяет повысить точность преобразования эа счет. исключения ряда аналоговых элементов схемы (источники дополнительных погрешностей преобразования), за счет увеличения числа разрядов п-разрядного преобразования при процессе поразрядного взвешивания угла поворота вала в пределах октанта (45 ф), в известном преобразова теле три первых разряда и-разрядного кода определяют октант, иразряда идут на определение угла в пределах октанта, В предлагаемом преобразователе два первых разряда (знак и определение делимЬго и делителя) идут на определение октанта, а празряда идут на определение угла поворота в пределах октанта. Точность преобразования повышается и эа счет исключения случайных погрешностей преобразования путем применения блока усреднения, а также за счет освобождения центрального вычислителя от ряда дополнительных и вспомогательных операций. В известном преобразователе угол поворота вала в пределах сктанта определяют как с = агсСр КИ-К или с 6= 90 - агсйц К-К, где К - код преобразователя поразрядного взвешивания, т.е. передавая код К в центральный вычислитель комплекса, последний вычисляет сначала величину 1-К, затем величины К)1-К и только после этого переходит к вычислению кода угла, что приводит не только к увеличению затрат времени центрального вычислителя, но и к появлению дополнительной погрешностиВ известном устройстве также отсутствуют элементы многоотсчетности и усреднения результатов преобразования(отсчетов),что в свою очередь приводит к дополнительным случайным погрешностям преобразования.40Формула изобретенияМногоканальный,преобразователь угла поворота вала в код, содержащий синусно-косинусные датчики угла, соединенные с входным коммутатором, рас пределительный блок, первый выход которого соединен с управляющим входом входного коммутатора, второй выход соединен с первым входом первого декодирующего преобразователя, первый выход которого подключен к первому входу первого блока сравнения, выход блока сравнения соединен с вторым входом первого декодирующего преобразователя, и блок определения октантов, о т л и ч а ю щ и й с я тем, 55 что, с целью повышения точности преобразователя, в него введены блоки усреднения, блоки выборки и масштабирования, блок эталонного напряжения, второй блок сравнения и второй декоди 50 .рующий преобразователь, выходы входного коммутатора подключены к первым входам блоков выборки и масштабирования, вторые входы которых соединены с третьим выходом распределительйого блока, а выходы блоков выборкйи масштабирования соединены соответственно с вторым входом первого блока сравнения, и с первым входом второго блока сравнения, выход которогосоединен с первым входом второго декодирующего преобразователя, первый выход которого соединен с вторым входомвторого блока сравнения, второй входвторого декодирующего преобразователя соединен с вторым выходом распределительного блока, а третьи входыдекодирующих преобразователей подключены к блоку эталонного напряжения,вторые выходы декодирующих преобразователей соединены с первыми входамисоответствующих блоков усреднения,третьи выходы декодирующих преобразователейсоединены с первым входомраспределительного блока, четвертыйвыход которого соединен с вторыми входами блоков усреднения, выходы которых соединены с первым и вторым входами блока определения октантов, выход и третий вход которого соединенысоответственно с вторым входом и пятым выходом распределительного блока.2. Преобразователь По п.1, о т л ич а ю щ и й с я тем, что блок определения октантов выполнен из двухвходных регистров, блока деления кодов, двух коммутаторов, блока определения знака частного, блока управления, регистра сдвига я выходногорегистра, первый выход блока управления соединен с первыми входами входных регистров, первые выходы которыхчерез блок определения знака частного подключены к первому входу выходного регистра, вторые выходы входныхрегистров соединены с первыми входами коммутаторов, выходы которыхсоединены с первым и вторым входами блока деления кодов, третийвход которого подключен к второмувыходу блока управления, выходблока деления соединен с первымвходом регистра сдвига, второйвход которого соединен с вторымвыходом блока управления, первый выход регистра сдвига соединен с вторыми входами коммутаторов,а второй выход - с вторым входом выходного регистра, вторые входы выходных регистров ивход блока управления соединены соответственно с первой, второй и третьейвходными клеммами блока определения октантов, выход выходного регистра и третий выход блока управления соединены соответственно спервой и второй выходными клеммамиблока определения октантов.,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 328493, кл. С 08 С 9/04, 1970.2. Авторское свидетельство СССР9742956,кл. 6 08 С 9/04,1977 (прототип).947895 ага имагльвыпрабленцямл льеимд 9 льс 2 отсчвтагрудогп нанглайитльомгсчвтаг,оугагв лааыаТаемрвИрахбания ВНИИПИ Заказ 5656/74Тираж 642 Подписное филиал ППП "Патент",г.Ужгород,ул.Проектная,4