Устройство коррекции временных искажений

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскнаСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 2805 ЯО (21) 2935981/18-09 (51 М. КП.з с присоединением заявки Йо(23)Приоритет Н 04 И 5/).4//Н 04 М 5/78 Государственный комитет СССР по делам изобретений и открытийОпубликовано 1502 Я 2, Бюллетень Мо бДата опубликования описания 150282(54) УСТРОЙСТВО КОРРЕКЦИИ ВРЕМЕННЫХ ИСКАЖЕНИЙ Изобретение относится к технике записи и воспроизведения телевизионных сигналов на магнитную ленту и может использоваться при коррекции временных искажений.Известно устройство коррекции временных искажений, содержащее блок вытеснения гасящих импульсов, блок формирования сигнала гашения, блок формирования сигнала синхронизации, блок замещения сигнала синхронизации и блок автоматической подстройки частоты (АПЧ), вход которого подсоединен к первым входам синхроселектора и первого дискриминатора, выход которого подключен к последовательно соединенным блоку кодирования и формирования импульсов коммутации ключей, блоку коммутируемых линий задержки, второму дискриминатору и )"-корректору (1.Однако известное устройство имеет узкий диапазон коррекции.Цель изобретения - расширение диапазона коррекции.Цель достигается тем, что в устройстве коррекции временных искажений, содержащем блок вытеснения гасящих импульсов, блок формирования сигнала гашения, блок формирования сйгнала синхронизации, блок замеще"ния сигнала синхронизации и блокавтоматической подстройки частоты(АПЧ), вход которого подсоединен кпервым входам синхроселектора ипервого дискриминатора, выход которого подключен к последовательносоединенным блоку кодирования и формирования импульсов коммутации ключей, блоку коммутируемых линий задержки, второму дискриминатору и-корректору, первый вход блока выбора вида опорного сигнала подключен к выходу блока АПЧ, второй входблока выбора вида опорного сигналаподключен через блок формированиявнешнего опорного импульса к входуустройства, а выход блока выборавида опорного сигнала подключен ктретьему блоку задержки через последовательно соединенные первый ивторой блоки задержки, причем выходпервого блока задержки подключен кпервому входу блока перераспределения опорных сигналов, к первому входупервого элемента И, к входу второгоблока задержки, выход которого подключен ко второму входу блока перераспределения опорных сигналов, к З 0 первому входу первого элемента ИЛИи к входу третьего блока задержки, выход которого подключен к третьему входу блока перераспределения опорных сигналов, к первому входу третьего элемента И и ко второму входупервого элемента ИЛИ, выход которогоподключен к первому входу второго элемента И, причем вторые входы первого, второго и третьего элементов И соединены ме кду собой и подключены к выходу блока формирования импульсов управления, а выходы первого, второго и третьего элементов И подключены к соответствующим входам блока перераспределения опорных сигналов, выход которого через блок формированйя опорных сигналов подключен к первым входам первого дискриминатора, второго дискриминатора и ко входу блока фазирования сигнала синхронизации, выход которого подключен к первому входу второго элемента ИЛИ и ко входу модулятора, выход которого подключен к первому входу Фазового дискриминатора и через блок выделения заднего фронта подсоединен ко второму входувторого элемента ИЛИ, выход которого подсоединен к блоку формирования сигнала гашения, к блоку формирования сигнала синхронизации и через четвертый блок задержки - ко второму входу фазового дискриминатора, первый выход .которого подключен к последовательно соединенным первому Фильтру и первому ключу, вторрй выход фазового дискриминатора подсоединен к последовательно соединеннымвторому фильтру, инвертору и второмуключу, а выходы первого и второгоключей объединены и подключены ковходу интегратора, выход которогочерез фильтр низких частот подключен ко второму входу модулятора,а второй вход интегратора подключенк источнику опорного напряжения,а блок управляемой линии задержкиподсоединен к выходу блока коммутируемой линии задержки и к выходам7-корректора, а выход блока управляемой линии задержки подключен ковходу блока вытеснения гасящих импульсов,На чертеже представлена структурная электрическая схема предложенного устройства.Устройство коррекции временныхискажений содержит блок 1 замещения сигнала синхронизации, синхроселектор 2, блок 3 формирования импульсов управления, блок 4 АПЧ, первый дискриминатор 5, блок 6 кодирования и формирования импульсов коммутации ключей, блок .7 коммутируемых линий задержки, блок 8 управляемойлинии задержки, второй дискриминатор 9,-корректор 10, блок 11 вытеснения гасящих импульсов, блок 12 формирования внешнего опорного импульса, блок 13 выбора вида опорного сигнала, блок 14 автофазировки опорного сигнала, состоящий из первого, второго и третьего блоков за- держки 15, 16, и 17 соответственно,первого, второго и третьего элементов И 18, 19 и 20 соответственно,блока 21 перераспределения опорныхсигналов и первого элемента ИЛИ 22,блок 23 формирования опорных сигналов, блок 24 Формирования сигналасинхронизации, блок 25 удвоения частоты опорного сигнала, состоящий извторого элемента ИЛИ 26, модулятора27, блока 28 выделения заднего фронта, четвертого блока 29 задержки,фазового дискриминатора 30, первогоФильтра 31, первого ключа 32, второго фильтра 33, инвертора 34, второгоключа 35, интегратора 36, фильтра37 низких часто. и источника 3820 опорного напряжения, блок 39 Формирования сигнала гашения, блок 40формирования сигнала синхронизации.Устройство работает следующимобразом,р 5 ВоспРоизводимый с ленты видеосигнал,подается на вход синхроселектора 2. Выходным сигналом синхроселектора являются строчные синхроимпульсы синхронизации, выделенные извходного видеосигнала. В положениипередних фронтов этих импульсовзаключена информация о временнойошибке воспроизводимого, видеосигнала,Эти импульсы поступают на блок 3формирования импульсов управления,в котором из передних Фронтов формируются короткие импульсы, а такжепоступают на блок 4 АПЧ, для которого строчные импульсы синхронизацииявляются ведущими. Выходным сигна 10 лом блока 4 являются импульсы, синфазные с выходными импульсами синхроселектора 2 и опережающие передниефронты строчных синхроимпульсов ввидеосигнале по меньшей мере на45 время, Равное диапазону коррекцииустройства, Блок 4 имеет достаточнобольшую постоянную времени (чтобыего выходной сигнал служил опорнымдля работы устройства коррекции в50 режиме внутреннего опорного источника сигнала),Выходные импульсы синхроселектора2 поступают также на первый дискриминатор 5, в котором вырабатываетсънапряжение ошибки, пропорциональноевременному рассогласованию междуопорным импульсом и импульсом синхроселектора. Это напряжение управляет работой блока 6 кодирования и60 Формирования импульсов коммутацииключей, в котором вырабатываетсякод, количество импульсов которогоопределяется напряжением первогодискриминатора 5. В течение актив 65 ной части строки информация в кодехранится в триггерах промежуточнойпамяти, расположенных в блоке б.Выходными сигналами блока 6 являютсяпотенциалы с выходов триггеровпромежуточной памяти, которымипроизводится коммутация ключей, содержащих набор дискретных линий,рас. -положенных в блоке 7 коммутируемыхлиний задержки. На вход блока 7поступает входной видеосигнал, а сего выхода видеосигнал, содержащийвременную ошибку, равную величинедискретности набора линий задержки,поступает на блок 8 управляемойлинии задержки и на второй дискриминатор 9. Выходное напряжение второго дискриминатора соответствуетостаточной временной ошибке видеосигнала, прошедшего первую ступенькоррекции. Это напряжение через-корректор 10 поступает на управляющие входы блока 8 управляемойлинии задержки, доводя значение временной остаточной ошибки в видеосигнале до минимального уровня,Далее рассмотрим формированиеопорных импульсов на входах первогои второго дискриминаторов. Внешниеопорные импульсы поступают на входблока 12 формирования внешнего опорного импульса. Этим блоком формируется импульс, длительность которого равна удвоенному значению диа-.пазона коррекции, устройства. Этотимпульс служит в качестве импульсаворота для блока 13 выбора видаопорного сигнала, в котором импульсс выхода блока 4 АПЧ задерживаетсяна время, равное половине длительности импульса, поступающего с выхода блока 12. При такой фазировке осигнала блоком 1 и, следовательно,входного видеосигнала относительносигнала внешнего опорного источникана выход блока 13 проходят внешниеопорные импульсы. При этом устройство работает от внешнего опорногоисточника сигнала. В случае расстройки, при которой импульсы сигналаАПЧ выходят за пределы импульсаворота, блок 13 автоматическиподключает к выходу импульсы с выхода блока 4 АПЧ. При этом устройство коррекции временных искаженийпереходит в режим работы от внутреннего опорного источника сигнала,т.е. от выходных импульсов блока4 АПЧ. Выходные импульсы блока 13поступают на вход блока 14 автофазировки опорного сигнала, входнымустройством которого является первый блок задержки 15, и производятзапуск этого блока,Первый блок задержки 15 вырабатывает импульс, длительность которогонесколько меньше половины диапазона коррекции. Задним фронтом этого1импульса производится запуск второгоблока задержки 16, вырабатывающего импульс, длительность которого равнадл;1 тельности импульсов первогоблока задержки. Задним фронтом импульса с выхода второго блока задержки производится запуск третьего блока задержки 17, вырабатывающего импульс, длительность которого несколько больше половины диапазона коррекции. Суммарная длительность импульсов с выхода второго и третьегоблоков задержки равна величине диапазона коррекции устройства. Выходныеимпульсы первого блока задержки 15поступают на вход первого элементаИ 18, выходные импульсы второго итретьего блоков задержки поступают 15 на входы первого элемента ИЛИ 22,а выход третьего блока задержки,кроме того, подключен ко входутретьего элемента И 20. Кроме того,выходные импульсы всех трех блоков 20 задержки поступают на блок 21 пере"распределения опорных сигналов, Навыходе первого элемента ИЛИ 22 образуется импульс, длительность которого равна сумме длительностей импульсов второго и третьего блоковзадержки. Этот импульс поступает навторой вход второго элемента И 19.Все первые входы первого, второгои третьего элементов И соединенымежду собой и на них поступает короткий импульс, выработанный в блоке 3 формирования импульсов управления, совпадающий по времени сположением переднего фронта строчного синхроимпульса, поступающего свыхода синхроселектора 2.Далее блок автофазировки опорногосигнала работает следующим образом.В случае, если передний фронт воспроизводимого строчного синхроим пульса располагается в пределах дли"тельности импульса, поступающегос выхода первого элемента ИЛИ 22,на выход второго элемента И 19 пройдут короткие импульсы, поступающие 45 с выхода блока 3 формирования импульсов управления. Этими импульсамипроизводится управление блоком 21таким образом, что на его выход проходят импульсы с выхода второго бло ка задержки 16. При этом положениепередних фронтов этих импульсовслужит опорным для работы первогои второго Фазовых дискриминаторов,а длительность импульса воротаф 55 опРеделяет номинальный диапазон коррекции устройства. Такая фазировкапереднего фронта воспроизводимогострочного синхроимпульса относительноопорного соответствует номинальнойработе устройства. В случае, если И стык программ выполнен таким образом,что передний Фронт воспроизводимогострочного синхроимпульса в смонтированной программе располагается междупередними фронтами импульсов, следую щих с выходов первого и второго бло 906031ков задержки, т.е. в пределах длительности импульса с выхода первогоблока задержки 15, на вход блока 21проходят импульсы не с выхода второгоэлемента И 19, а с выхода первогоэлемента И 18, так как на его входахуказанные импульсы совпадают по времени. При этом блок 21 подключает навход опорный импульс с выхода первого блока задержки 15, Следовательно,на входы первого и второго дискриминаторов через блок 23 формированияопорных сигналов проходят импульсы, опережающие свое номинальноеположение на величину, несколькоменьшую половины диапазона коррекции, т.е. на величину длительности 15импульса с выхода первого блока задержки 15, а корректиронанный видеосигнал с выхода устройства опережаетсвое номинальное положение на ту жевеличину. В случае воспроизведения 20смонтированной программы, в которойпередний Фронт воспроизводимого синхроимпульса расположен между заднимфронтом импульса, следующего с выхода первого элемента ИЛИ 22 и задним фронтом импульса, на вход блока 21 поступают импульсы с выходатретьего элемента И 20. При этомблок 21 подключает на выход импульсы, следующие с выхода третьего блока задержки 17. Следовательно, навходы первого и второго фазовых дискриминаторовчерез блок 23 проходятимпульсы, отстающие относительно номинального положения на велиЧину,несколько меньшую половины диапазона коррекции, т.ена величину длительности импульса, вырабатываемогово втором блоке задержки 16, Передние фронты этих импульсов совпадают.с передними Фронтами импульсов, вырабатываемых третьим блоком задержки. При такой новой Фазировке выходной корректированный видеосигналотстает относительно своего номинального положения на величину длитель- д 5ности импульса, вырабатываемого вто- .рым блоком задержки 16,Коммутируемый опорный импульс, поступающий с выхода блока 23 фор- що мирования опорных сигналов являющийся опорным для первого дискриминатора 5, поступает также на вход блока 24 Фазирования сигнала синхронизации,.трм проивдит фазирова,ние сигнала синхронизации, вырабатываемого устройством с синхросигналом видеосигнала, поступающего с выхода блока 8 управляемой линии задержки. Импульсы с выхода блока 24 фазирования сигнала синхронизации 60 поступают на блок 25 удвоения частоты опорного сигнала, с которого подаются на первый вход второго эле 1 мента ИЛИ 26 и на запуск модулятора 27, представляющего из себя управ ляемую схему задержки, формирующую импульс длительность которого равна половине периода строчных синхроимпульсов. Задний фронт этого импульса через блок 28 выделения заднего фронта поступает на второй вход второго элемент;:. ИЛИ 26, с выхода которого импульсы двойной строчной частоты поступают на запуск четвертого блока 29 задержки, который вырабатывает импульсы с длительностью, несколько меньшей половины периода строчной развертки.Выходные импульсы четвертого блока 29 задержки, а также импульсы с выхода модулятора 27 поступают на фазовый дискриминатор 30, который перераспределяет импульсы, следующие с двойной строчной частотой по двум каналам (по прямому и инверсному) причем по прямому каналу пропускает импульсы.с выхода четвертого блока 29 в момент передачи положительного разрешающего потенциала с выхода модулятора 27, а по инверсному каналу - в момент передачи отрицательного разрешающего потенциала с выхода модулятора 27. Прямой канал фазового дискриминатора содержит первые фильтр 31 и ключ 32, а инверсный канал содержит второй Фильтр 33, инвертор 34, второй ключ 35. Фильтры 31 и 33 нормируют крутизну Фронтон импульсов, передвигаемых по обоим каналам таким образом, чтобы обеспечить прохождение импульса через инвертор без каких-либо искажений его Формы. Выходы ключей объединяются, образуя канал разнополярных импульсов, которые поступают на интегратор 36, где происходит перезаряд элемента памяти, в момент действия разно- полярных импульсов.С выхода интегратора 36 постоянным потенциалом через Фильтр 37 низких частот производится управление модулятором 27 путем изменения средней задержки заднего фронта импульса, формируемого модулятором 27. Исходная установка по положению заднего фронта этого импульса, соответствующая половиче периода строчной частоты, производится регулировкой опорного напряжения от источника 38 опорного напряжения. Измерения частоты опорного сигнала а по точности и стабильности установки за-. держанного Фронта модулятора и, следовательно, двойной строчной частоты на ныходе блока 25 показывают возможность установки фазы с точностью +2 нс, а н диапазоне температур 20 - 60 диапазон дрейфа этой Фазы не превышает +4 нс и зависит от величины коэффициента передачи модулятора по постоянному току и от дрейфа коэффициента передачи инвертора 34. Выходной сигнал блока25 с выхода второго элемента ИЛИ 26поступает на вход блока 39 формирования сигнала гашения и на вход бгока 40 формирования сигнала синхронизации. С выхода блока 8 управляемойлинии задержки видеосигнал, прошедший временную коррекцию, поступаетна вход блока 11 вытеснения гасящихимпульсов, где происходит вытеснение старых гасящих импульсов из видеосигнала импульсами, поступающимис выхода блока формирования сигналагашения. С выхода блока 11 вытеснения гасящих импульсов видеосигналпоступает на вход блока 1 замещениясигнала синхронизации.Таким образом, на выходе устройства формируется полный видеосигнал,в котором остаточная ошибка соответствует своему номинальному значению,а стабильность сигнала синхронизацииравна стабильности внешнего опорногосигнала, если, во-первых, он присутстнует и, но-вторых, если положение переднего Фронта воспроизводимого строчного синхроимпульса располагается в пределах длительности импульса, следующего с выхода блока 12Формирования внешнего опорного импульса, длительность которого несколько меньше удвоенной величиныдиапазона коррекции устройства. Вслучае, если внешний опорный сигналотсутствует, стабильность сигналасинхронизации н полном видеосигналена выходе устройства равна стабильности сигнала внутреннего опорногоисточника, сигнала, формируемогов блоке 4 АПЧ,Формула изобретения Устройство коррекции временных искажений, содержащее блок вытеснения гасящих импульсов, блок Формирования сигнала гашения, блок формирования сигнала синхронизации, блок замещения сигнала синхронизации и блок автоматической подстройки частоты (АПЧ), вход которого подсоединен к первым входам синхроселек ора и первого дискриминатора, выход которого подключен к последовательно соединенным блоку кодирования и Формирования импульсов коммутации ключей, блоку коммутируемых линий задержки, второму дискриминатору икорректору, о т л и ч а ю щ е ес я тем, что, с целью расширения диапазона коррекции, первый вход блока выбора вида опорного сигнала подключен к выходу блока АПЧ, второй вход блока выбора вида опорного сигнала подключен через блок формирования внешнего опорного импульса к входу устройства, а выход блока ныбора вида опорного сигнала подключен к третьему блоку задержки через. 1015202530г 4045505560 последонательно с.уединенные первыйи второй блоки задержки, причем выход первого блока задержки подключенк первому входу блока перераспределения опорных сигналов, к первомунходу первого элемента И, к входувторого блока задержки, выход которого подключен ко второму входублока перераспределения опорных сигналов, к первому входу первого элемента ИЛИ и к входу третьего блоказадержки, выход которого подключенк третьему входу блока перераспределения опорных сигналов, к первому,входу третьего элемента И и ко второму входу перного элемента ИЛИ, выход которого подключен к первому входу второго элемента И, причем вторые в,оды первого, второго и третьего элементов И соединены между собойи подключены квыходу блока формирования импульсов управления, а выходы первого, второго и третьего элементов И подключены к соответствующим входам блоа перераспределенияопорных сигналов, выход которого через блок формиронания опорных сигналов подключен к первым входам первого дискриминатора, второго дискриминатора и ко входу блока фазиронания сигнала синхронизации, выход которого подключен к первому входу .второго элемента ИЛИ и ко входу модулятора, выход которого подключен кпервому нходу фазового дискриминатора и через блок выделения заднегофронта подсоединен ко второму входувторого элемента ИЛИ, выхоц которогоподсоединен к блоку формированиясигнала гашения, к блоку формированиясигнала синхронизации и через четвертый блок задержки - ко второмувходу фазового дискриминатора, первый выход которого подключен к последовательно соединенным перномуфильтру и первому ключу, второй выход фазового дискриминатора подсоединен к последнательно соединеннымвторому Фильтру, иннертору и второмуключу, а выходы первого и второгоключей объединены и подключены ковходу интегратора, выход которогочерез фильтр низких частот подключенко второму входу модулятора, а второй вход интегратора подключен кисточнику опорного напряжения, аблок управляемой линии задержки подсоединен к выходу блока коммутируемойлинии задержки и к выходам т -корректора, а выход блока управляемойлинни задержки, подключен ко входублока вытеснения гасящих импульсов. Источники информации,принятые но внимание при экспертизе 1. Гончаров В.А Лазарев В.И. Техника магнитной- записи, М Энергияфф, 1978, с, 226-229,196-199Составителедактор Л. Плисак Техред Ж.К ч Корректор О. Била Заказ 3 П Патент ф , г. Ужгород, ул, Проектная ил 5 Тир ППИИПИ Госудпо делам и 3035, Москва 684твенно ретени - 35, Р комит и открушская Подписноа СССРийб., д, 4