Следящий аналого-цифровой преобразователь

(23) Приоритет(53) УДК 681, . 325, (088.8) но делам изобретений и открытий(72) Автор . изобретения В. Э. Балтращевич Ленинградский ордена Ленина электротехнический институт имени В, И. Ульянова (Ленина). (54) СЛЕДЯШИЙ АНАЛСО-ЦИФРОВОЙПРЕОБРАЗОВАТЕЛЬ ЬД,2 сов 12. Изобретение относится к вычиспитепьной технике.Известен спедящий анапого-цифровойпреобразоватепь, содержащий блок сравнения, генератор тактовых импульсов, реверсивный счетчик и цифроаналоговыйпреобразователь, на выходе которого фор, мируется образцовое напряжение, а еговход связан с выходом реверсивного счеъ.чика 1 ),Недостатком устройства является низ 10кое быстродействие.Известен следящий аналого-цифровойпреобразователь, содержащий аналоговоезапоминающее устройство, выход которого через блок сравнения соединен с вхо;5дом цифроаналогового преобразователя,распредели тепь импупьсов, соединенныйс выходом генератора тактовых импупьНедостатком устройства явпяется низкое быстродействие и невысокая достоверность преобразования. 11 епью изобретения является повыше- ние быстродействия и достоверности преобразов ан ия.Указанная цепь достигается тем, что в аналого-цифровой преобразователь, содержащий генератор тактовых импупьсов, линию задержки, блок сравнений. анапоговое запоминающее устройство, цифроанапоговый преобразователь, реверсивный счетчик, погический бпок, элементы И первой группы, распредепитепь импульсов, причем первый вход схемы сравнения соединен с выходом аналогового запоминающего устройства, вход которого соединен с источником входного сигнала, второй вход схемы сравнении: соединен с выходом щефроаналогового преобразователя, цифровые входы которого соединены с выходами разрядов реверсивного счетчи,ка, выходы второй погической схемы соединены со входами установки режима реверсивного счетчика; первые входы схем И первой группы соединены с выходами соответствующих разрядов распрепепитд9рым входом элемента И, выход которогосоединен с первым входом пятого элементта ИЛИ и со входом сдвига впево распределителя импульсов, второй вход пятогоэлемента ИЛИ соединен со входом сдвигавправо распределителя импульсов и с выходом первого элемента ИЛИ, выкод пятого элемента ИЛИ соединен со входомпинии задержки выход младшего эпемента И первой группы соединен с третьимвходом второго элемента ИЛИ, выход которого соединен со счетным входом триггерамладшего разряда реверсивного счетчика",выход третьего элемента ИЛИ соединен сединичным входом триггера флага, нулевой вход которого соединен с шинойСброс флагаф, а единичный выход соединен с шиной Готовностью, единичный входпервого триггера соединен с управляюшим.входом аналогового запоминающего устройсттва и с шиной "Запуск",Структурная электрическая схема уст ройства приведена на чертеже.Спедящий аналого-цифровой преобразователь содержит блок 1 сравнения, первый вход которой соединен с выходом аналогового запоминающего устройства 2, на вход которого поступает входной сигнап, второй вход блока 1 соединен с выходом цифроаналогового преобразователя 3, выход бпока 2 соединен с первым входом логического бпока 4, второй вход которого соединен с единичным выходом триг- гера 5 дополнитепьного старшего разряда реверсивного счетчика.6, состоящего из триггеров 5 и 7, выходы триггеров 7 всех разрядов реверсивного счетчика 6, кроме дополнитепьного старшего разряда триггера 5, соединены с цифровыми входами афроаналогового преобразоватепя 3, выход логического бцока 4 соединен со входом логического блока 8, выходы которого соединены со.входами установки режима реверсивного счетчика 6 и с третьюю входом бпока 9 поиска поддиапазона и вторым входом погического блока 10, первый вход блока 9 соединен с первым входом логического блока 10 и с единичным выходом младшего разряда распредепителя 11 импупьсов, второй вход бпока 9 - с первыми входами элементоВ И 12 первой группй и с выходом линии 13 задержки; ченертый - с третьим входом погического блока 10 и с выкодом ген ратора 14 тактовых импульсов, пятый - с единичным выкодом триггера 15, первый выход блока 9 соединен с первым входом элемента И 16, второй выход блока 9 - с первым входом элемента ИЛИ 3 79912 ля импупьсов, а выкоды соединены со счет ными вкодами соответствюощик . разрядов реверсивного счетчика; введены два допопнитепьных логических бпока, два триггера, триггер флага, допопнитепьная группа эпементов И, пять элементов ИЛИ, эпемент И и блок поиска г.оцциапазона, выход блока сравнения соединен с первым входом первого дополнительного логического блока, второй вход которого соеди нен с выходом дополнительного старшего разряда реверсивного счетчика, выход первого дополнительного логического блока соединен со входом логического блока, с первым входом блока поиска под диапазона и со вторым входом второго дополнительного логического блока, второй вход блока поиска поддиапазона соединен со вторым входом второго дополнительного логического блока и с еди- Ю ничным выходом младшего разряда распределителя импульсов, третий вход блока поиска поддиапазона соединен со вторыми вкодами элементсв И первой груню и с выходом линии задержки, четвер тый вход блока поиска поддиапазона соединен с третьим входом второго дополнительного логического блока и с выходом генератора тактовых импульсов, а пятый вход соединен с.единичным выходом первого триггера, первый выход блока поиска поддиапазона соединен с первым входом элемента И, второй выход соединен с первым входом первого элемента ИЛИ и с единичным входом второго триггера, третий выход соединен с первым входом второго эпемента ИЛИ, четвертый выкод соединен с .первым входом третьего элемента ИЛИ, пятый выход соединен с нулевым входом первого триггера; четвертый вход второго допопнитепьного погического блока соединен с единичным выходом второго триггера, а первый выход соединен со вторым входом первого элемента ИЛИ, второй выход соединен со вторым вкодом второго элемента ИЛИ, а третий выход соединен с нулевым входом второго триггера и со вторым входом .третьего эпемента ИЛИ; нулевые выходы триггеров всех разрядов реверсивного счетчика, кроме дополнитепьного старшего разряда, соединены с первыми входами элементов И допопнительной группы,вторые лходы которых. соединены с выходами соответствующих разрядов распредеИлителя импульсов, выходы элементов Идополнительной группы соединены с соотгветствующими входами четвертого эпемента ИЛИ, выход которого соединен со вто5 1 О 5 7917 и с единичным входом триггера 18,третий выход блока 9 - со вторым входомэлемента ИЛИ 19, четвертый выход бпока 9 - с первым входом эпемента ИЛИ20, пятый выход блока 9 - с нулевымвходом триггера 15; четвертый вход погического бцока 10 соединен с единичным выходом триггера 18, первь 1 й выходлогического блока 10 -со вторым входомэлемента ИЛИ 17,второй выход погического блока 10 - с третьим входом эпемента ИЛИ 19, а третий выход погического блока 10 - с нулевым входом триггера 18 и со вторым входом элементаИЛИ 20, нулевые выходы триггеров 7всех разрядов реверсивного счетчика 6,кроме допопнитепьного 5 старшего разряда, соединены с первыми входами эпемента И 21 второй группы, вторые входыкоторых соединены с выходами соответствующих разрядов распредепитепя 11 импульсов и со вторыми входами сооюетсчвующих элементов И 12 первой группы,выходы эпементов И 21 второй группысоединены с соответствующими входамиэлемента ИЛИ 22, .выход которого соединен со вторым входом эпемента И 16,выход которого соединен с первым вхо-"дом эпемента ИЛИ 23, триггер 24 фпага,Устройство работает спедующим образом еПеред началом работы сигнап начапьной установки устанавливает триггеры 15,18 и 24 в нулевое состояние, распредепитепь 11 импупьсов в состояние 001,а реверсивный счетчик 6 может быть установпен в пюбое состояние с обнупенным:старшим разрядом триггера 5,С приходом сигнала "Запуск" триггер15 устанавливается в "1", а анапогоеоезапоминающее устройство 2 запоминаеттекущее значениесигнапа. Триггер 15разрешает.работу блока 9 нахождения сиг.нала, который вначале проверяет, не находится ли сигнал в верхнем ипи нижнемкванте, примыкающем к образцовому уровню, зафиксированному на преобразоватепе,дпя этого блок 9 выдает сигнап (поспепоступпения сигнала от генератора 14тактовых импульсов) на третьем выходе,который, пройдя через эпемент ИЛИ 19,прибавит ипи вычтет единицу из ревессивного счетчика 6 в зависимости от ответаблока 2, устанавпивающего с помощью погического блока 8 режим работы реверсивного счетчика 6 (так как вначале ипри дапьнейшей нормальной работе триггер5 дополнительного старшего разряда рееерсивного счетчика 6 находится в 0ю 9129 6 состоянии, то логический бпок 4 пропускает на свой выход ответ бпока 2 безинвертирования). Если ожет бпока 2 поспе этого (с приходом второго сигнала отгенератора 14) меняется на противопопожный, то это означает, что сигнап найден,и при этом с минимапьной погрешностью.(один квант), и поэтому преобразованиезаканчивается (тем самым значитепьносокращается время преобразования). Дпя этого бпок 9 выдает сигнал на четвертоми пятом выходах, которые соответственно устанавпивают триггер 24 в "1", атриггер 15 в 0" состояние. При этом35 (так как обычно преобраэрватепи указывают на нижнюю границу кванта содержащего сигнап), если образцовый уровеньпревышает входной сигнал ( мб 7/( ),т. е, бпок выдает сигнал 5, то погичесI 2 й кий блок 8 устанавпивает режим вычитанияона реверсивном счетчике 6, а бпок 9 выдает сигнал, который произведет вычитание единицы из мпадшего разряда реверсивного счетчика 6. Если же ответ блока9 поспе этого (с приходом второго сигнала от генератора 14 тактовых импульсов) не меняется то, спедоватепьно значение входного сигнала не находится вданном кванте и блок 9 продолжает поискподдиапазона, для этого он до смены ответа блока 1 будет выдавать сигнал напервом выходе, который, при условии нахождения в нуцевом состоянии разрядареверсивного счетчика 6, на который указывает распредепитепь 11 импуньсов, пройдет через элемент И 16 и произведетсдвиг впево содержимого распределителя11 импульсов, тем самым удвоит шагквантования и, пройдя через линию 13задержки, добавит ипи вычтет (в эависимости от ответа блока 1) единицу из разряда реверсивного счетчика 6, на который,указывает распределитель 11. Как толькоответ блока 1 изменится на противопопожный (что сигнапизирует о том, что под диапазон нахождения сигнала найден ),так блок 9 выдаст сигнал, который устанавпивает в "1" триггер 18 и начинаетпоразрядное преобразование проходя черезэлемент ИЛИ 17, сдвигая вправо на один 5 й разряд содержимое распредеиитепя 11(уменьшая в два раза шаг квантования).Пройдя через пинию 13 задержки этот сигнап добавляет ипи вычитает единицу изразряда реверсивного счетчика 6, на ко торый указывает распределитель 11. Приэтом бцок 9 также выдает сигнал, которыйанавпивает в 0 триг ер 15 тем са"мым прекращается работа блока 9.,0 лпь7 ЛЕ 12 нейщим поразрядным преобразованием сигнала внутри найденного поддиапазона управляет логический блок 10, который до появления единицы в последнем (младшем), ,разряде распределителя 11 будет выдавать сигчал на своем первом выходе, который проходя через элемент ИЛИ 17 будет производить сдвиг вправо содержимого распределителя 11 с последующим добавлением или вычитанием единицы из соответствующего разряда реверсивного счетчика 6. С появлением единицы в последнем разряде распределителя 11 логический блок 10 выдает сигнал, который заканчивает преобразование; устанавливая 15 в "Оф триггер 18 и в "1" триггер 24, при этом если Мв ) М, то появляется сигнал на втором выходе логического блока 10, который вычтет единицу из младшего разряда реверсивного счетчика 6, тем самым во всех случаях будет указана нижняя граница кванта, содержащего сигнал.Если же из-за близости сигнала к верхней границе диапазона возможных значе ний сигнала при поиске поддиапазона происходит пеоеполнение реверсивного счетчика 6, т. е. устанавливается код 100 (кодов100 быть не может иэ-за используемого правила формирова- Зо ния кодов ), то из-за единичного положения триггера 5 дополнительного старшего разряда реверсивного счетчика 6 логический блок 4 передает на свой выход проинвертированный сигнал блока 1, в результате35 чего прекращается поиск поддиапазона и начинается поразрядное преобразование сигнала внутри найденного поддиапаэона.49Формула иэоб ретенияСледящий аналого-цифровой, преобразователь, содержащий генератор тактовых, импульсов, линию задержки, блок сравне 45 ния, первый вход которого соединен с выходом аналогового запоминающего устройства, вход которого соединен с источником входного сигнала второй вход соединен с выходом цифроаналогового преобразователя, цифровые входы которого соедииены 50 с выходами разрядов реверсивного счетчика, выходы логического блока соединены со входами установки режима реверсивного счетчика, .первые входы элементов И первой группы соединены с выходами со ответствующих разрядов распределителя импульсов, а выходы соединены со счетными входами соответствующих разрядов реверсивного счетчика, о т л и ч а ю -щийся тем, что, с целью повышения быстродействия и достоверности преобразования, введены два дополнительных логических блока, два триггера, триггер. флага, дополнительная группа элементов И, пять элементов ИЛИ, элемент И и блок поиска поддиапазона, причем выход блока сравнения соединен с первым входом первого дополнительного логического блока, второй вход которого соединен с выходом дополнительного старшего разряда реверсивного. счетчика; выход первого дополнительного логического блока сбединен со входом логического блока, с первым входом блока поиска поддиапазона и со вторым входом второго дополнительного логического блока, второй вход блока поиска поддиапазона соединен,гсо вторым входом второго дополнительного логическогоблока и с единичным выходом младшего разряда распределителя импульсов, третий вход блока поиска поддиапазона соединен со вторыми. входами элементов И первой группы и с выходом линии задержки; четвертый вход блока поиска поддиапазона соединен с третьим входом второго дополнительного логического блока и с выходом генератора тактовых импульсов, а пятый вход соединен с единичным выходом первого триггера, первый выход блока поиска поддиапазона соединен с первым входом элемента И, второй выход соединен с первым входом первого элемента ИЛИ и с единичным входом второго триггера, третий выход соединен с первым входом второго элемента ИЛИ, четвертый выход соединен с первым входом третьего элемента ИЛИ, а пятый выход соединен с нулевым входом первого триггера; четвертый вход второго дополнительного логического блока соединен с единичным выходом второго триггера, первый выход соединен со. вторым входом первого элемента ИЛИ, второй выход соединен со вторым входом второго элемента ИЛИ, а третий выход соединен с нулевым входом второго триггера и со вторым входом третьего элемента ИЛИ, нулевые выходы тригге-ров всех разрядов реверсивного счетчика, кроме дополнительного старшего разряда, соединены с первыми входами элементов И дополнительной группы, вторые входы которых соединены с выходами соответст вуюших разрядов распределителя импульсов, выходы элементов И дополнительной группы соединены с соответствующими входами четвертого элемента ИЛИ, выход которого соединен со вторым входом элемента И, выход которого соединен с первым входом пятого элемента ИЛИ и со входом сдвига влево распределителя импульсов,79912910второй вход пятого элемента ИЛИ соеди- ный выход соединен с шиной Готовностью, нен со входом сдвига вправо распредели- единичный вход первого триггера соединен теля импульсов и с выходом первого эле- с управляющим входом аналогового запоми-, мента И ЛИ, выход пятого элемента ИЛИ нающего устройства,и с шиной Запуск". соединен со входом линии задержки, вы-Источники информации,ход младшего элемента И первой груйпы принятые во внимание при экспертизе соединен с третьим входом второго элемен, Смолов В. Б., Смирнов Е. А. и др. та ИЛИ, выход которого соединен со счев- . Полупроводниковые кодирующие и декодируным входом триггера младшего разряда ющие преобразоватЬли напряжения. Л.,реверсивного счетчика, выход третьего що Энергия", 1967, с. 135.элемента ИЛИ соединен с единичным вхо-2. Авторское свидетельство СССР дом триггера флага, нулевой вход которого % 324639, кл. Н 03 К 13/02 1968 соединен с шиной "Сброс флага", а единич- (прототипу.