Дифференцирующе-сглаживающее устройство

ОПИСАНИЕИ З О Б Р Е 1 Е Н Ио 11 636613К АВТОРСКОМУ СВИДЕТГЛЬСТВУ Сеез Советских Социалистических Республик(22) Заявлено 29.10.7 б (21) 2415717/18-2 51) М. Кл. 60 б Г 15/32 соединением заявки % Госулпрствеиинй иомитеСовета Мииюстров СССРпо делам ипобре 1 еиийи открытий 3) Приоритет(43) Опубликовано 051278.Ьюллетень %45 (45) Лата опубликования описания Об,1278 ФФЕРЕНЦИРУЮЩЕ - СГЛАЖИВМОЩЕЕ УСТРОЙСТВО ей- ат 25 ю. Изобретение относится к областивычислительной техники и предназначено для использования в составе приборов и систем управления различными объектами,5Известно устройство для дифференцирования 11, содержащее генераторопорной частоты, пять счетчиков, делитель, счетчик результата, триггер,четыре группы схем запрета (элементов И) и одну схему запрета (элемент И). Устройство 11 предназначенодля вычисления производной обратнойвеличины от входного кода. Путем добавления одного дополнительного счетчика реэультата и повторения циклапреобразования, устройство 1)можетбыть использовано для дифференцирования входного сигнала. Недостаткамиустройства 1 являются: узкие функциональные воэможности, связанные сотсутствием возможности вычислениявторой производной; низкое быстродствие за счет необходимости двухкрного преобразования кода во временной интервал (для каждого отсчетавходной последовательности) и низкаяточность в связи с тем, что дифференцирование осуществляется без сглаживания случайных ощибок,Наиболее близким по технической сущности к предлагаемому устройству является дифференцирующе-сглаживающее устройство 2, содержащее блок оперативной памяти, блок вычисления спектральных коэффициентов, первый сдвиговый регистр, блок управления, блок формирования адресов и два блока сравнения, причем вход устройства соединен с первым входом блока оперативной памяти, выход которого подключен к выходу устройства и к первому входу блока вычисления спектральных коэффициентов, первый выход которого подключен к первым входам двух блоков сравнения и к первому входу первого сдвигового регистра, второй вход которого подключен к первому выходу блока управления, второй, третий и четвертый выходы которого подключены соответственно к второму, третьему и четвертому входам блока вычисления спектральных коэффициентов, выходы блока управления с пятого по девятый подключены соответственно к пяти входам блока формирования адресов, два выхода которого подключены соответственно к двум управля щим входам блока оперативной памяти, выходы обоих блоков сравнении подкно15 4 разом.Блок управления б вырабатывает сигнал начальной установки, который обнуляет содержимое генератора функций Радемахера 11, сумматора-вычитателя 10, сдвиговых регистров 3 и 7 и блока формирования адресов 8 (шины обнуления на чертежах не показаны) . По выполнении начальных установок устройство переходит к режиму накопления входной выборки.В этом режиме в блок 8 по сигналам К тому же, коммутатор содержит десять элементов И и пять элементов ИЛИ, причем первый вход коммутатора45 соединен с первыми входами первых двух элементов И, а второй вход - с первыми входами третьего и четвертого элементов И, выходы первого, второго, третьего и четвертого элементов И подключены.к соответствующим входам первого и второго элементов ИЛИ, прямые выходы первого и второго элементов ИЛИ соединены соответственно с первым и вторым выходами коммутатора, а инверсные выходы первого и второго элементов ИЛИ через третий элемент ИЛИ подключены к третьему выходу коммутатора, первый управляющий вход которого соединен с первыми входами 60 пятого и шестого элементов И, второй управляющий вход коммутатора подключен к первым входам седьмого и восьмоиз блока б формируются адреса ячеекблока оперативной памяти 1, предназначенные для хранения текущей выборкивходного сигнала, и в них заносятсятекущие значения несглаженного входного сигнала, поступающие на вход устшемуся режиму.В начале каждого цикла установившегося режима (за исключением первого,3 6366 чены к первым двум входам блока управ. ления.Недостатком известного устройства является низкое быстродействие.Целью изобретения является повышение быстродействия.Поставленная цель достигается тем, что известное устройство содержит вто рой сдвиговый регистр, первый вход которого подключен к выходу блока оперативной памяти, второй вход - к десятому выходу блока управления, а выход - к третьему входу блока управ- )О ления, четвертый вход которого подключен ко второму выходу блока вычисления спектральных коэффициентов, .пятый вход которого подключен к выходу первого сдвигового регистра, а первый выход - ко второму входу блока оперативной памяти. Кроме того, блок вычисления спектральных коэффициен-, тов содержит сумматор-вычитатель, генератор функций Радемахера, коммутатор и два элемента И, причем первый вход блока вычисления спектральных коэффициентов подключен к перво" му входу сумматора-вычислителя, выход которого соединен с первым выходом блока вычисления спектральных коэф фициентов, второй вход которого подключен к первому входу коммутатора, первый и второй выходы которого соединены с первыми входами соответствующих элементов И, выходы которых 30 подключены к второму и третьему входам сумматора-вычислителя, четвертый вход которого соединен с пятым входом блока вычисления спектральных коэффициентов, третий вход которого подключен ко вторым входам обоих элементов И, а четвертый вход блока - ко входу генератора функций Радемахера, шесть прямых и инверсных выходов которого .с последних трех разря О дов соединены с шестью управляющими входами коммутатора, третий выход которого подключен ко второму выходу блока. го элементов И, третий управляющийвход коммутатора соединен со вторымивходами пятого и восьмого элементов И,четвертый управляющий вход коммутатора подключен ко вторым входам шестого и седьмого элементов И, выходыпятого и седьмого элементов И соединены со вторыми входами соответственно третьего и четвертого элементов И и с первыми входами соответст-.венно девятого и десятого элементов И,выходы которых через четвертый элемент ИЛИ подключены ко второму входу второго элемента И, а вторые вхо"ды девятого и десятого элементов Исоединены соответственно с пятым ишестым управляющими входами коммутатора, эти же входы которого подключены к третьим входам соответственно восьмого и шестого элементов И, выходы которых через пятый элемент ИЛИ соединены со вторым входом первогоэлемента И.На фиг. 1 представлена блок-схемадифференцирующе-сглаживающего устройства, содержащего: блок оперативнойпамяти 1, блок вычисления спектральных коэффициентов 2, первый сдвиговый регистр 3, первый и второй блокисравнения 4, 5; блок управления б,второй сдвиговый регистр 7, блок формирования адресов 8, вход устройства 9. На фиг. 2 приведена блок-схема блока вычисления спектральных коэффициентов 2, содержащего; сумматорвычитатель 10, генератор функций Радемахера 11, коммутатор 12, элементы И 13 и 14,На фиг. 3 представлена блок-схемакоммутатора 12, содержащего: элементы И 15, 16, 17, 18, 19, 20, 21, 22,23, 24, элементы ИЛИ 25, 26, 27, 28,29.Дифференцирующе-сглаживающее устройство (ДСУ) работает следующим обройства. Указанная последовательность действий повторяется Й раз, послечего устройство переходит к установив 5 6366 сигнал из блока б формирует в блоке 8 адрес начальной точки сдвинутой по текущей оси времени Й - мерной выбор. ки . По этому адресу в блох 1 заносится поступающее на его первый вход текущее значение входного сигнала. Новая выборка сформирована. (Данная операция на первом цикле не выполня ется, т.к. выборка для первого цикла подготавливается на этапе накопления выборки)После того, как выборка сформирована, устройство переходит к расчету коэффициента. На этом эта- р пе блок б выдает на двухразрядный вход коммутатора 12 управляющий код, содержащий в первом разряде ф 1 (разрешающий сигнал), а во втором - 0 (запрещающий сигнал), в результате чего элементы И 23 и 24 будут открыты, а элементы И 21 и 22 закрыты. Затем блок б начинает синхронно подавать сигналы управления соответственно в блок 8, на вход генератора 11 и вход блока вычисления спектральных коэффициентов 2, связанный с первыми входами элементов И 13 и 14. При этом с помощью элементов И 17 и 18, элемента ИЛИ 25 через открытый элемент И 23 с прямого выхода эле мента ИЛИ 27 на второй вход элемента И 13 поступит разрешающий сигнал (код 1), а так как элементы И 21 и 22 закрыты, то с прямого выхода элемента ИЛИ 28 на второй вход эле мента И 14 - запрещающий сигнал (код 10). В результате этого сигнал из блока б, поступающий на вход блока 2, пройдет через открытый элемент И 13 на третий вход сумматоравычитателя 10 и содержимое ячейки блока 1, адрес которой к этому времени будет сформирован в блоке 8, сложится с содержимым сумматора-вычитателя 10. Информация из блока 1 будет поступать на первый вход суммаоравычитателя 10. Указанная процедура будет выполняться Й /8 циклов. По истечении последнего К/8-го цикла с помощью элементов И 17 и 18, элемента ИЛИ 25 через открытый элемент И 23 с прямого выхода элемента ИЛИ 27 на первый вход элемента И 13 также поступит нулевой (запрешающий) сигнал и сигнал из блока б будет блокирован и не поступит на второй и третий входы сумматора-вычитателя 10. Одновременно с этим с выхода элемента ИЛИ 28 в блок б поступит код 11, являющийся признаком отключения блока 1 от сумматора-вычитателя 10. При этом содержимое блока 1 в сумматор-вычитатель 10 передаваться не будет, однако формирование адресов последующих точек выборки в блок 8 продолжает осуществляться по сигналам из блока 6. данное состонние устройства будет сохраняться в последующих К /4 цик лах. По истечении последнего из этих М /4 циклов с помощью элементов И 19, 20, 24 и элементов ИЛИ 26 15 6и 28 коммутатора 12 на его выходе будет сформирован разрешающий код 1, который откроет элемент И 14 и сигнал с блока 6 пройдет на второй (вычитающий) вход сумматора-вычитателя 10, а через элемент ИЛИ 29 с выхода блока б поступит код 0, разрешающий передачу информации с блока 1 на сумматор-вычитатель 10. Поэтому в последующих циклах следующие значения выборки входного сигнала, адреса ячеек которых формируются по-прежнему в блоке 8, будут уже вычитаться из содержимого сумматоравычитателя 10. Эта процедура будет продолжаться последующие М/4 циклов, Если только они завершатся с помощью коммутатора 12 на первые входы элементов И 14 и 13 будут поданы запрещающие сигналы, а с выхода блока 2, подключенного к выходу элемента ИЛИ 29 коммутатора 12, опять будет подан в блок б признак отключения памяти.Поэтому последующие И /4 циклов устройство снова станет в режим ожидания. По их истечении коммутатор 12 выдаст разрешающий сигнал на первый вход элемента И 13 и снимает признак отклонения памяти, в результате чего последующие значения выборки входного сигнала будут прибавляться к содержимому сумматора-вычитателя 10. По окончании К /8 таких циклов на сумматоре-вычитателе 10 будет сформировано значение коэффициента, которое посгупит на входы блоков сравнения 4 и 5. В том случае, если на выходе блока сравнения 5 будет выработана логическая единица, устройство перепишет значение коэффициента с выхода блока 2 в ячейку блока 1, предназначенную для хранения ускорения входного сигнала, адрес которой будет сформирован в блоке 8 по сигналам из блока б. В том случае, если на выходе блока сравнения 5 появится логический нуль, устройство передаст в данную ячейку блока 1 предварительно об" нуленное содержимое сумматора-вычитателя 10.После записи в блок 1 нулевого, либо ненулевого значения второй производной блок 2 и блок 8 с помощью блока б вновь устанавливаются в исходное состояние и устройство переходит к вычислению первой производной.Процедура расчета этого коэффициента подобна только что описанному процессу расчета, только при этом единичный код подается на второй вход коммутатора 12, суммирование на сумматоре-вычитателе 10 выполняется первые й /4, пребывание устройства в режиме ожидания следующие Й /2 циклов, а вычитание - на последних Я/4 циклах. В результате в сумматоре-вычитателе 10 будет сформировано значение, которое затем сравнивается с порогом П в блоке сравнения 4. Если значение больше порога, то в сднигоный регистр 3 передается само значение, в противном случае - обнупецное содержимое сумматора-вычитателя 10, Однонрегсенно с этим на сдвигоный регистр 7 из блока 1 передается значение второй производной, а на сумматор-нычитатель 10 из блока 1 заносится константа компенсации, затем 5 сумматор-нычитатель 10 и сдвигоный регистр 3 обмениваются своим содержимым, в результате чего на сумматоренычитателе 10 остается коэффициент, а н сдвиговом регистре 3 - констан та компенсации. Устройство переходит к выполнению операции умножения учета компенсации по второй производной, ксторая (операция) здесь выполняется ца сдвиговых регистрах 3 и сумматоре-нычитателе 10. Так как при выполнении операции умножения используется только суммирующий (третий) вход сумматора-нычитателя 10, то генератор 11 обнуляется, а на первый вход коммутатора 12 подается код, содержащий н первом разряде 0, а но втором 11, в результате чего открыт будет элемент И 13 и к входу блока 2 будет подключен суммирующий вход сумматора-нычитателя 10. После окончания операции умножения. полученное на сумматоре-нычитатепе 10 сглаженное значение первой производной передается в соответствующую ячейку блока 1. 30Ка последнем этапе работы устройства оцо вычисляет сглаженные значения входного сигнала. При этом сохраняется нулевое состояние генератора 11 и код на первом входе коммута тора 12, а содержимое сумматора-вычитатепя 10 обнуляется, затем в блоке 8 последовательно Формируются адреса точек выборки входного сигнала, значения которых суммируются ца суммато 40 ре-вычитателе 10. После Й тактов на цем будет сформировано значение коэффициента, После этого устройством учитываются компенсация по первой и второй производным и полученное сглаженное значение входного сигнала передается иэ блоха 2 в блок 1,В дальнейшем работа пре,слагаемого диффереццирующе-сглаживающего устройства протекает аналогичным образом.Сокрасцессие времени выполнения операций дифференцирования позволяет сократить общие затраты масспсцссого времени и за счет этого попу сить значительную зкономию.Формула изобретения1, Диффереццируюсе-сглаживающее 55 устройство, содержащее блок оперативчой памяти, блок вычисления спектральных коэффициентов, первый сдвиго. ный регистр, блок управления, блок Формирования апресов и пча блока "рав. 60 неция, причем вход устройства соединен с первссм входом блока оперативной памяти, выход которого ссодключен к ны-б 5 ходу устройства и к первому входу блока вычисления спектральных коэффициентов, первый выход которого подключен к первым входам двух блоков сравнения и к первому входу первого :дэигового регистра, второй вход которого подключен к первому и:.п г блока управления, второй, третий ц четвертый выходы которого ;сс.;.млючены соответственно ко второму, третьему и четвертому нхоцам блока вычисления спектральных коэфФициентов, выходы блока управления с пятого по девятый подключены соответственно к пяти входам блока Формирования адресов, дна выхода которого подключены соответственно к двух управляющим входам блока оператинной памяти, выходы обоих блоков сравнения подключены к первым двум входам блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит второй сднигоный регистр, первый вход которого подключен к выходу блока оперативной памяти, второй вход - к десятому выходу блока управления, а выход - к третьему входу блока управления, четвертый вход которого подключен ко второму выходу блока вычисления спектральных коэффициентов, пятый вход которого подключен к выходу первого сднигового регистра, а первый выход - ко второму входу блока оперативной памяти.2. Диффереццирующе-сгпаживающее устройство по п.1, о т и и ч а ющ е е с я тем, что блок вычисления спектральных коэффициентов содержит сумматор-вычитатель, генератор функций Радемахера, коммутатор, два элемента И, причем первый вход блока вычисления спектральных коэффициентов подключен к первому входу сумматоравычитателя, выход которого соединен с первым выходом блока вычисления спектральных коэффициентов, второй вход которого подключен к первому входу коммутатора, первый и второй выходы которого соединены с первыми входами соответствующих элементов И, выходы которых подключены ко второму и третьему входам сумматора-вычитателя, четвертый вход которого соединен с пятым входом блока нычиспения спектральных коэффициентов, третий вход которого подключен ко вторым входам обоих элементов И, а четвертый вход блока - ко входу генератора функций Радемахера, шесть прямых и инверсных выходов которого с поспедгсих трех разрядов соединены с шестью управляющими входами коммутатора, третий выход которого подключен ко второму выходу блока.3, Дифференцирующе-сглаживающее устройство по п,2, о т л и ч а ю щ ее с я тем, что коммутатор содержит десять элементов И и пять элементовИЛИ, при сем первый вход коммутатора10 б 36615 г.1 Г 3 соединен с первыми входами первыхдвух элементов И, а второй вход - спервыми входами третьего и четвертого элементов И, выходы первого, второго, третьего и четвертого элементов И подключены к соответствующимвходам первого и второго элементов ИЛИ,прямые выходы первого и второго элементов ИЛИ соединены соответственнос первым и вторым выходами коммутатора, а инверсные выходы первого и второго элементов ИЛИ через третий элемент ИЛИ подключены к третьему выходу коммутатора, первый управляющий вход которого соединен с первыми входами пятого и шестого элементов И, второйуправляющий вход коммутатора подключен к первым входам седьмого и восьмого элементов И, третий управляющийвход коммутатора соединен со вторымивходами пятого и восьмого элементов И,четвертый управляющий вход коммутатора подключен ко вторым входам шестого и седьмого элементов И, выходы пятогои седьмого элементов И соединены совторыми входами соответственно третьего и четвертого элементов И и с первыми входами соответственно девятогои десятого элементов И, выходы которых череэ четвертый элемент ИЛИ подключены ко второму входу второго элемента И, а вторые входы девятого идесятого элемента И соединены соответственно с пятым и шестым управляющими входами коммутатора, эти же входыкоторого подключены к третьим входамсоответственно восьмого и шестогоэлементов И, выходы которых череэ пятый элемент ИЛИ соединены со вторымвходом первого элемента И. Источники информации, принятые во внимание при экспертиэе: 1. Авторское свидетельство СССР,Р 355618, кл. 606 Г 7/38, 16.03.71. 2. Авторское свидетельство СССР 9 377785, кл. 6 06 Г 15/32, 05.08.70.113 л ППП Патент, г. Ужгород, ул. Проектная Фи 9 Тираж 784 Государственного комитепо делам изобретен 35 Москва, Жд Раушс ь В. Тарасоврка Корректор А.ГриценкоПодписноеа Совета Министров СССРй и открытийая наб. д. 45