Способ исправления многократныхразнесенных и сосредоточенныхв пакеты ошибок

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п)428435 Союз СоветскихСоциалистическихРеспублик(61) Зависимое от авт. свидетельства - (22) Заявлено 26.01.72 (21) 1745964/26-9 51) М. Кл. 608 с 19/16 исоединением заявки М осударственнмй комитетСовета Министров СССРео делам изобретенийи аткрепии(32) Приор Опубликова Дата опубл 4, Бюллетень М 18 ДК 621,394.14кования описания 08,04.7 72) Авторизобр ете71) Заявител Г, Н. Устин 4) СПОСОБ ИСПРАВЛЕНИЯ МНОГОКРАТНЫХ РАЗНЕСЕН НЫХ И СОСР ЕДОТОЧ ЕН НЫХ В ПАКЕТЫ ОШИБОКИзобретение можетпри передаче телекодовойналам связи.Известен способ исправления многократных разнесенных и сосредоточенных в пакеты 5 ошибок, заключающийся в разбиении на передающей стороне информационной импульсной последовательности длиной а на п 2 отдельных подблока длиной л кодировании каждого подблока, обнаруживающим ошибки (и й 1)- О кодом, кодировании, в свою очередь, одноименных разрядов всех подблоков, исправляющим ошибки (п й)-кодом и поочередной передаче всех подблоков по каналу связи, а на приемной стороне - проверке на обнаружение оши бок каждого подблока, стирании подблоков с обнаруженными ошибками, исправлении ошибок и восстановлении стираний в одноименных разрядах всех пе подблоков, вырабатывании сигнала о наличии неисправимого 20 сочетания ошибок и стирании всей информационной импульсной последовательности длиной и,С целью более полного использования корректирующих возможностей используемого кода и ограничения увеличения числа подблоков, пораженных ошибками, по предлагаемому способу на приемной стороне одновременно с выполнением проверки на обнаружение ошибок каждого подблока записыва- З 0 ют с помощью блока памяти всю информационную импульсную последовательность длиной п, определяют восстанавливаемость комбинации искаженных подблоков, исправляют ошибки (п 9, йе) -кодом последовательно в каждом столбце записанной с помощью блока памяти информационной импульсной последовательности длиной п затем все подблоки последовательно проверяют на наличие ошибок с фиксацией искаженных подблоков и проверкой восстанавливаемости комбинаций искаженных подблоков, причем для восстанавливаемых комбинаций искаженных подблоков выполняют операции стирания подблоков с обнаруженными ошибками, исправление ошибок и восстановление стираний в одноименных разрядах всех пе подблоков, а для невосстанавливаемых комбинаций искаженных подблоков выполняют операцию стирания всей информационной импульсной последовательности длиной тт; кроме того, исправление ошибок в одноименных разрядах подблоков выполняют только в подблоках, зафиксированных как искаженные при проверке на обнаружение ошибок каждого подблока.На фиг. 1, 2 и 3 приведены функциональные схемы устройства, реализующего предлагаемый способ для следующего варианта построения кодовой последовательностип, = 8; и, = 8; п - й =4 и 2 1 г 2 - 4 Устройство содержит блок приема 1, блок обнаружения ошибок, состоящий из схемы 2 5 обнаружения ошибок, и схемы И 3, блок 4 проверки восстанавливаемости, состоящий из схемы 5 проверки восстанавливаемости и схемы И б, блок 7 фиксирования искаженных комбинаций строк, блок сравнения 8 исправляющей последовательности с последовательностью искаженных комбинаций строк, состоящий из схем НЕ 9 - 16 и 17, схем И, 18 - 25, схемы ИЛИ 26, блок 27 стирания символов комбинации строк, в которых обнаружены ошибки, состоящий из схем И 28 - 35, 36 - 43, схем НЕ 44 - 51, блок 52 выделения исправляющей последовательности, состоящий из схем И 53 - 60, схем НЕ 61 - 69, схему запрета 70 записи исправленной комбинации столбца в память, состоящую из схем И 71 - 86, блок памяти 87, состоящий из схем И 88 - 95 и восьмиразрядных сдвигающих регистров 96 - 103, блок исправления 104 с входным регистром 105, блок 106 организации проверки на обнаружсние ошибок комбинации строк, записанных в блоке памяти, состоящий из схем ИЛИ 107 и схемы И 108, счетчик 109 по модулю 2, блок 110 выдачи информации, состоящий из схем И 110 - 118, блок управления (фпг. 2), состоящий из схемы 119 выработки управляющих сигналов приема, состоящую из схем И 120 - 127 и 128, ячеек. 129 - 137 сдвигаю- щего регистра, счетчика 138 по модулю 8, схемы 139 выработки управляющих сигналов для организации второго этапа декодирования (исправления ошибок и восстановления стираний), состоящую из схем И 140 - 143, 40 ячеек сдвига 144 - 146, счетчика 147 по модулю 4 и счетчика 148 по модулю 8.Схема 5 проверки восстанавливаемости (фиг. 3) состоит из счетчика 149 на четыре, счетчика 150 на пять (п - 1+1) схем И45 151, 152, схем НЕ 153, 154, счетчика 155 на 2(п - 1 г) =4, кодера 156 и схемы сравнения 157.Устройство исправления ошибок работает следующим образом.Блок приема 1 принимает последовательно каждую комбинацию строки кодовой последовательности и записывает ее в соответствующий ей регистр блока памяти 87 через схемы И 88 - 95. Выбор регистра осуществляет блок управления (фиг. 2) с помощью управляющих сигналов Т - Ти сигналов сдвига Т - Т, вырабатываемых схемами И 120 - 127 и ячейками 129 - 137. В блоке управления при приеме информации (сигнал 60 ПИ) синхронизирующие импульсы СИ, следующие в такт импульсам информации, поступают на счетчик 138 по модулю 8(п, - Й,), который через каждые восемь импульсов осуществляет сдвиг единицы, записанной сигналом начало информации НИ в ячейку 129 ф сдвигающего регистра, последовательно в ячейки 130 в 1.Одновременно с записью в сдвигающий регистр комбинация строки проходит в схему 2 обнаружения ошибок, которая опрашивается в конце цикла приема комбинации строки сигналом Т. При обнаружении ошибки в комбинации строки единица заносится в сдвигающий регистр блока 7 фиксирования искаженных комбинаций строк, с помощью сигналов которого схемами И 28 - 35 в блоке стирания 27 вырабатываются сигналы стирания на схемы И Зб - 43, и блок исправления 104.С окончанием приема всех комбинаций строк схема 5 проверки восстанавливаемости организует проверку восстанавливаемости комбинации искаженных строк, находящейся в блоке 7 фиксирования искаженных комбинаций строк. В частности, для кодов, у которых д = п - йг, она может быть выполнена в виде схемы сравнения комбинации искаженных подблоков со всеми возможными комбинациями (п 1 г)-кода (фиг. 3). В этом случае по окончании приема всех подблоков сигнал Т подается на схемы И б и 151, 152. При числе искаженных строк более и - lг, от счетчика 150 через схему И б вырабатывается сигнал о невосстанавливаемости комбинации искаженных строк. Если сигнал со счетчика 150 отсутствует, то с помощью синхроимпульсов Т 0, схем И 152, счетчика 155, кодера 156 вырабатываются всевозможные комбинации (п Й) -кода, поступающие на сравнение с комбинацией искаженных подблоков в схему сравнения 157, При совпадении хотя бы в одном случае вырабатывается сигнал на И 5, свидетельствующий о невосстанавливаемости полученной комбинации искаженных подблоков. По окончании операции сравнения вырабатывается сигнал С, в блок управления, который вырабатывается и в случае, если число искаженных подблоков меньше д, (комбинация искаженных строк восстанавливаема всегда, если число искажений меньше 4), что обеспечивается счетчиком 149, схемами НЕ 154 и схемами И 151 без потери времени на проверку. При отсутствии сигнала со схемы И б и наличии сигнала С, вырабатывается сигнал К и сигналы Т и Т со схемы организации второго этапа декодирования блока управления, организуется последовательный выбор комбинаций столбцов из регистров 96 в 1 через схемы И 36 - 43, осуществляющих стирание символов комбинаций строк, в которых при приеме обнаружены ошибки, в блок исправления 104. Сигналом Т с блока управления комбинация столбца, прошедшая через блок исправления, выдается получателю. После выбора четырех столбцов (К=4) в блоке управления срабатывает счетчик 147 и устанавливает все устройство в исходное состояние (осуществляет сброс в нулевое состояние всех схем и блоков) до прихода сигнала НИ.428435 55 50 65 оЕсли установлено, что полученная комбинация искаженных строк при их стирании может оказаться невосстанавливаемой, то сигнал со схемы И б поступает на триггер 158 и на счетчик 109 по модулю 9.Триггер 158 запрещает выдачу сигналов стирания со схем И 28 - 35 на схемы И 36 - 43 и в блок исправления 104. Кроме того, сигнал К, с триггера 158 поступает на схему И 143, открывая вход на счетчик 148 по модулю 8, который подсчитывает число комбинаций столбцов, прошедших через блок исправления 104. Сигнал Т,ь поступив в конце приема кодовой последовательности на схему И 141, открывает вход синхроимпульсов nа сдвиг единицы в ячейках 144 - 146, обеспечивая выработку сигналов Т, Т, Т. С помощью сигналов Т, Т, Т, осуществляющих выбор комбинаций столбцов из сдвигающих регистров 96 - 103, комбинации столбцов через схемы И 36 - 43 поступают во входной регистр 105 блока исправления. Из блока исправления 104 исправленная комбинация столбца поступает в блок 52 деления исправляющей последовательности на схемы И 53 - 60, на второй вход которых поступают сигналы с входного регистра 105, в ко. тором находится неисправленная комбинация столбца.На выходе блока 52 образуется исправляющая последовательность, содержащая единичные символы на позициях, на которых в блоке исправления производится исправление символов на противоположные. Исправляющая последовательность со схем НЕ 61 - 69 блока 52 поступает в блок сравнения 8 на схемы И 18 - 25 сравнения исправляющей последовательности с искажающей последовательностью, поступающей с блока 7 через схемы НЕ 9 - 16 на вторые входы схем И 18 - 25. В зависимости от результата сравнения в сдвигающие регистры 96 - 103 блока памяти 87 записывается либо комбинация, прошедшая исправление и находящаяся на выходе схем И 79 - 86 (в случае несовпадения единичных символов исправляющей и искажающей последовательности ни в одном из разрядов), либо через схемы И 71 - 78 неисправленная комбинация, находящаяся во входном регистре 105 (в случае совпадения единичных символов хотя бы в одном из разрядов исправляющей и искажающей последовательностей),По окончании выбора из памяти и исправления восьмой комбинации столбца на выходе счетчика 148 вырабатывается сигнал Т 4, который прекращает выработку сигнала У;,+ и подается на схемы И 108, 140, Спнхроимпульсы Т, поступают через схему И 140 на счетчик 138 и схемы И 120 - 127, обеспечивающие выработку тактовых сигналов сдвига и организации перепроверки кодовой последовательности по цепи: ИЛИ 107 - И 108 - ИЛИ 159 - схема 2 обнаружения ошибок - схема И 88 - 95 в сдвигающпе регистры 96 - 103. Перепроверкапроисходит последовательно для каждойкомбинации строки. По окончании перепроверки на выходе ячейки 137 появляется сиг 5 нал Т+ который поступает на схему И141, открывая проход синхропмпульсов наячейки 144 в 1 и на схему проверки восстанавливаемости. Если комбинация искаженныхстрок, полученная в результате перепроверки1 О признана невосстанавливаемой, то на выходесхемы И б появляется сигнал, которьш поступает на счетчик 109, уже хранящий единицу.Сигнал, появляющийся в результате этого15 на выходе счетчика 109, свидетельствует онеисправимой комбинации ошибок и осуществляет сброс всей схемы в исходное состояние.Если сигнал схемой И б не вырабатывается,то сигнал К, с триггера 158 открывает схему20 И 142, организуя (К=4) -циклов выборакомбинаций столбцов на блок исправления 104ошибок и восстановления стираний с выдачейинформации получателю,Таким образом, в случае, если число иска 25 женных строк может образовать при их стирании невосстанавливаемое сочетание стертыхпозиций в комбинациях столбцов, то организуется исправление ошибок (без стираниястрок) в гг, комбинациях столбцов с последуюЗО щей перепроверкой кодовой последовательности, записанной в блоке памяти. Если и послеперепроверки окажется, что комбинация искаженных строк является невосстанавлпваемой,то принимается решение о наличии неисправпЗ 5 мого сочетания ошибок. Если же после проведения исправления ошибок в столбцах (гг, й,)- кода и последующей перепроверки окажется,что число искаженных комбинаций строк прпих стирании образует восстанавливаемое со 40 четание стертых позиций, то организуетсястирание искаженных строк с последующимисправлением ошибок и восстановлением стираний в комбинациях однопменных разрядовкомбинаций строк (комбинациях столбцов).45Предлагаемыи способ исправления ошинбок обеспечивает значительное уменьшениевероятности стирания (отказа от декодирования) кодовой последовательности за счет использования дополнительных возможностейисправлять значительное число сочетанийошибок. Предмет изобретения 1. Способ исправления многократных разнесенных и сосредоточенных в пакеты ошибок, заключающийся в разбиении на передающей стороне информационной импульсной последовательности длиной гг па ггпу отдельных подблока длиной гг, кодирования каждого подблока обнаруживающим ошибки (гг А) - кодом, кодировании, в свою очередь, одноименных разрядов всех подблоков исправляющим ошибки (гг, Й,)-кодом и поочередной передаче всех подблоков по каналу связи, ана приемной стороне - проверке на обнаружение ошибок каждого подблока, стпраппп подблоков с обнаруженными ошибками, исправлении ошибок и восстановления стираний в одноименных разрядах всех упомянутых и, подблоков, вырабатывании сигнала о наличии неисправимого сочетания ошибок и стирании всей информационной импульсной последовательности длиной п, отличающийся тем, что, с целью более полного использования корректирующих возможностей используемого кода, на приемной стороне одновременно с выполнением проверки на обнаружение ошибок каждого подблока записывают с помощью блока памяти всю информационную импульсную последовательность длиной п, определяют восстанавливаемость комбинации искаженных подблоков, исправляют ошибки (л, Й,) -кодом последовательно в каждом столбце записанной с помощью блока памяти информационной импульсной последовательности длиной л, затем все подблоки последовательно проверяют на наличие ошибок с фиксацией искаженных подблоков и проверкой восстанавливаемости комбинации пс каженных подблоков, причем для восстанавливаемых комбинаций искаженных подблоков выполняют операции стирания подблоков с обнаруженными ошибками, исправление ошибок и восстановление стираний в одноимен ных разрядах всех п подолоков, а для невосстанавливаемых,комбинаций искаженных подблоков выполняют операцию стирания всей информационной импульсной последовательности длиной п.15 2. Способ по п. 1, отличающийся тем, что,с целью ограничения увеличения числа подблоков, пораженных ошибками, исправление ошибок в одноименных разрядах подблоков выполняют только,в подблоках, зафиксиро ванных как искаженныепри проверке на обнаружение ошибок каждого подблока.428435 г юг 5 оставитель Н. ГерасимоваТехред Г. Васильева едакто Моро Тираж 624 Подписи ета Министров СССР ткрытий и, Харьк. фил. пред. Патент Заказ 78/419ЦНИИПИ Изд1575осударственного комитета Спо делам изобретений иМосква, Ж, Раушская Корректор В. Гутм