Устройство синхронизации

ОПИСАНИЕИЗОБРЕТЕН ИЯК АВЕОРСКОМУ СВИДБЕЛЬСТВУ Союз Советских Социалистических Республик(22) За соединением заявки хе осударотвенныи комитетСовета Министров СССРнв делам иэобретенийи отирытий 2) Г 1 рцорпт 53) УД 1 х 621.39(,.335(088.8 публиковацо 05.05.74. Бюллетень хо 1 Дата опубликовацця описания 03.12,74(71) Заявител 54) УСТРОЙСТВО СИИХРОИИЗ Изобретепце отцосится и приемо-переда 1 ощей тслсвизцоццой технике, может быть примецсцо, например, в передающем компл"кте устройства для передачи сигналов звукового сопровождения в полосе частот тслевизиоццого капала,Известны устройства сццхроццзаццц, содержащие последовательно включсццые строчцый ацлитудцый селектор, времеццой сслектор, схему импульсной автоматической подстройки частоты и фазы, формирователь-распределитель вспомогательных импульсов, а такж кадровый селектор и формирователь амплцтудцого сигнала синхронизации.Цель изобретеццл - ускорсццс вхождения в сицхроцизм, повышение помехозащищецности сцгпала строчной сицхроццзацци при умсцьшециц временного интервала, отведсццого длл передачи сицхроицформацци, а также цомехоустойчцвое ц точное вы;елецце кадрового сицхроцмпульса.Предлагаемое устройство отличается тем, что ца вход временного селектора включена схема совпадения, ца другой вход которой цодаетсл сцгцал с выхода триггера; его вхо"и подключецы к выходу схемы совпадения и формцрователю-распределителю вспомогатсльцых импульсов, один цз выходов которого через блокицг-гецератор подключен к сумматору, причем ца второй его вход подается сигцал с формирователя а ого сцгцала синхронизации.На фцг. 1 приведена блок-схема предлагаемого устройства; ца фцг. 2 - прццццпцальцал схема интегратора со сбросом; ца фцг.3 - блок-схема логического устройства; ца фцг. 4 - времеццые дцаграмы, поясцяющцс работу врсмеццого селектора; ца фцг. 5 - врсмецвые диаграммы, полсцяющие работу кадрового селектора; ца фиг, б - временные диаграммы, полсцгпощие работу формирователя амплитудно-кодового сигнала синхронизации.Первый выход строчного амплитудного селектора 1 подключен к последовательно сседццеццым кадровому селектору 2, схеме быстрого Гразцровацця по кадрам 3, делителю двойной строчной частоты 4, формирователю амплитудцого сцгцала синхронизации 5 ц формирователю амплитудно-кодового сцгцала сццхроццзиццц 6. Второй вь 1 ход строчного амплитудного селектора цодключ ц к последовательно сосдццеццым времеццому селектору 7, схеме импульсной автоматической подстройки частоты и фазы 8 и формирователю-распр"делителю вспомогательных импульсов 9. Соответствующцс выходы формирователя-распределителя 9 соединены со вторыеми входами схемы импульсной автоматической подстройки частоты и фазы 8, формирователя амплитудно- кодового сигнала синхронизации 6, формиро65 ватсля амплитудного сигнала синхронизации 5, делигсл двойной строчной частоты 4 и врсмснши о сслсктора 7, а также с другими входами кадрового селектора 2. Временной селектор 7 содержит схему совпаден 5 10) друго Вход сото)ОЙ соединен с выходом триггера 11. Один вход триггера яв яетс 5 ОдгОГпсмл 10 БОпы 1 входод впсменного селектора, а другой через линио задержс 12 подклкгчсн к выходу схсы совпадения 10,Кадровый селектор 2 состот из послсдо ватсльно вслюченных интегратора со сбросом 13, ограничителя 14, схемы совпадения 15 и логн 1 сссого устройства 16. Другие входы интегратора, схемы совнадсния и логического устройства являются одновременно соответствующими входамн кадрового сслектора.Формироватсль амплитудно-одового сигнала снпхропизацш 6 содержит сумматор 17, другоп вход оорого соединен с выходом блокинг-генератора 18. Вход блокинг-генератора является вторым входом формирователя амплитудно-кодового сигналя синхронизации,Интегратор со сбросом 13 содержит па первом входе две параллельно включенные интегрирующие цспочки, состоящие из резисторов 19, "0 и конденсаторов 21 и 22 (фиг. 2). К выходу каждой интегрирующей цепочки параллельно подключены коллекторы транзисторов 23 и 24 типа гг-р-гг и базы эмнттерных повторп 1 е:ег на транзисторах 25 и 26 типа и-р-и. 3.;птеры транзисторсв 25 и 26 через рез сторы 27 и 28 соединены с выходом штегратора 13. Ко второму входу интегратора подключена база транзистора 29 типа р-гг-р, эмиттер которого соединен с эмиттером тра- зпстора 30 типа р-п-р, включенного по схеме с оощсй базой.Коллекторы транзисторов 29 и 30 черсз резисторы 31 н 32 соединены с базамп транзисоров 23 и 24,Логическое устройство 16 содержит последовательно вклоченные счетчик импульсов 33 и триггер 34 (фиг, 3). Ко входу счетчика параллельно подключены входы схемы совпадения 35 и триггера 36, вторые входы которы.; соединены с соответствующими выходами формирователя-распределителя вспомогательных импульсов 9. Выход схемы совпадения 35 подклочен к первому входу сумматора 37 и параллельно через сумматор 38 - ко второму входу триггера 34. Выход триггера 36 соединен со вторым входом сумматора 37 через схему запрета 39, второй вход которой и другой вход сумматора 38 подключеныкодному из выходов формирователя-распределителя вспомогательных импульсов 9. Второй вход счетчика 33 соединен с выходом сумматора 37.Работает предлагаемое устройство следуощим образом,5 "0 25 30 35 40 45 50 55 60 Из поступившего на вход устройства тслсГизнонного сигнала (фиг. ) в строчном амплитудном селекторе 1 выделяются строчные синхроимпульсы б, которые поступают на вход схемы совпадения 10 временного селектора 7.1 га другой вход схемы совпадения приходит выходной сигнал в триггера 11. Сема совпадения открыта для стро иых сппхроимпульсов б прп одном состоянии триггера, в которое он устанавливается с момента прихода импульсов строчной частоты г, непрерывно поступающих с выхода формнрователя-раснрсделителя 9 и имеющих опережающую фазупо отношению к строчным сннхроимпульсам о.Импульсы строчной синхронизации д (фиг. 4) с выхода схемы совпадения 10 через гпшию задержки 12 поступаят на второй вход трпгера 11, т. е. времеаой селектор 7 выполняет временную селекцию строчных спнхропмульсов о стробруогц нму;ьсох (вгходной сигнал) триггера, что улучшает помехозащищенность системы сихронизацин.Со второго выхода строчного амплитудного селектора 1 на вход кадрового селектора 2 поступает синхросмесь е. Здесь из кадрового синхронмнульса формируется импульс фазирования по полям ж, который, воздействуя на делитель двойной строчной частоты 4, ооразует импульсы, жестко сфазированные по отношео к кадровым синхроимпульсам. Для обеспечения выделения фазируощего импульса и (фиг. 5) синхросмесь е обрабатывается в кадровом селекторе 2.С формирователя-распределителя вспомогательных импульсов 9 снимается иГмнульс двойной строчной частоты з.С выхода интегратора со сбросом 13 сигнал а поступает на вход ограничителя 14, которыйвляется пороговым устройством. Сигнал к на выходе ограничителя 14 появляется только тогда, когда выходное напряжение интегратора 13 превысит порог. На выходе схемы совпадения 15 образуется комбинация импульсов л, которая поступает на счетчик импульсов 33 логического устройства 16.М - импульсы двойной строчной частоты.Триггер 36, запускаемый импульсами л, выдает сигналы и, которые закрывают схему запрета 39. Импульсы о с частотой, равной двоиной строчной частоте, сбрасывают триггер 36. и - импульсы на вьходе схемы запрета 39. р - импульсы на выходе формирователя-распределителя 9; частота их равна двойной строчной частоте,При поступлении пятого импульса л счетчик 33 образует на вьходе импульс с, воздейст вующпй на триггер 34. На выходе логического устройства 16 появляется импульс ж только в случае определенной комбинации импульсов л на выходе логического устройства.В формирователе амплитудного сигнала синхронизации 5 образуется амплитудный сип- н хросигнал т, которыи поступает на вход сумматора 17 формирователя амплитудно-кодового сигнала сихронизацни 6. На другойвход сумматора поступают отрицательные импульсы строчной частоты у с блокинг-генератора 18. На выходе сумматора образуется амплитудно-кодовый сигнал синхронизации ф.Предмет изобретения1. Устройство синхронизации, содержащее последовательно включенные строчный амплитудный селектор, временной селектор, схему импульсной автоматической подстройки частоты и фазы, формирователь-распределичель вспомогательных импульсов, а также кадровый селектор и формирователь амплитудного сигнала синхронизации, отличающееся тем, что, с целью ускорения вхождения в синхронизм и повышения помехозащищенности сигнала строчной синхронизации при уменьшении временного интервала, отводимого для передачи синхроинформации, на входе временного сслектора включена схема совпадений, на другой вход которой подается сигнал с выхода триггера, при этом его входы подключены к выходу схемы совпадений и формирователю распределителю вспомогательных импульсов,один из выходов которого через блокинг-генератор подключен к сумматору, причем на второй его вход подается сигнал с формирователя амплитудного сигнала синхронизации.102, Устройство по п. 1, отличающееся тем,что, с целью помехоустойчивого и точного выделения кадрового синхроимпульса, кадровый селектор содержит последовательно включен ные интегратор со сбросом, ограничитель, схему совпадений и логическую ячейку, причем другие входы интегратора со сбросом, схемы совпадений и логической ячейки соединены с выходами формирователя-распределителя 20 вспомогательных импульсов.Корректор И. Симкина Редактор Б, федотов Тип. Харьк. фил, пред. Патент Заказ 1537/463 Изд.811 Тираж 678 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб д. 4/5