Устройство синхронизации импульсов

(51) М. К судврственныи комитетовета Министров СССРоо делам иэооретеиийи открытий 53) УДК 621.373(088.8 Авторыизобретения ндронов(71) Заявитель ТВО СИНХРОНИЗАЦИИ ИМПУЛЪСОВ) УСТ Изобретение относится к области импульсной техники и автоматики и может использоваться в устройствах преобразования, обработки и передачи информации.По основному авт. св.434581 известно устройство синхронизации импульсов, содержащее триггер, логический элемент ИЛИ, схему совпадения и два логических элемента И - НЕ, у которых выходы одного соединены с первыми входами другого и с первым входом схемы совпадения, второй вход которой подключен к клемме синхронизирующих импульсов и второму входу одного из логических элементов И - НЕ, а выход триггера соединен с первым входом логической схемы ИЛИ, второй вход которой соединен с единичным входом триггера и выходом схемы совпадения, а ее выход подключен ко второму входу второго логического элемента И - НЕ, нулевой вход триггера соединен с клеммой синхронизируемых импульсов.Недостатком известного устройства является невозможность формирования сдвинутых во времени парных синхронизированных импульсов.С целью формирования сдвинутых во времени парных синхронизированных импульсов в ггредлагаемое устройство введен счетный триггер, счетный вход которого соединен с выходом схемы совпадений, вход сброса соединен со входом сброса триггера, а выход подключен к дополнительному входу триггера. Кроме того, триггер содержит входной элемент И, один вход которого является одним входом трцгге ра, а другой вход является дополнительнымвходом триггера.На чертеже показана структурная электрическая схема предлагаемого устройства,Устройство синхронизации импульсов содер- О жит трцтгер 1, логический элемент 2 ИЛИ,схему 3 совпадения, два логических элемента 4, 5 И - НЕ, дополнительные счетный триггер 6 и входной элемент 7 И. Синхронизирующие и синхронизируемые импульсы поступают на 5 клеммы 8 и 9. Выходной сигнал снимается склеммы 10 устройства. Выход логического элемента 4 И - НЕ соединен с первым входом логического элемента 5 И - НЕ, а выход логического элемента 15 И - НЕ соединен с первым О входом логического элемента 4 И - НЕ и спервым входом схемы 3 совпадения, второй вход которой подключен к клемме 8 синхронизирующих импульсов ц второму входу логического элемента 5 И - НЕ. Выход триггера 1 5 соединен с первым входом логического элемента 2 ИЛИ, второй вход которой соединен с выходом схемы 3 совпадения, клеммой 10 устройства, счетным входом счетного триггера 6 и первым входом входного элемента 7 И. ВыО ход логического элемента 2 ИЛИ соединен, совторым входом логического элемента 4 И - НЕ. Нулевой вход триггера 1 подключен к клемме 9 синхронизируемых импульсов и установочному входу счетного триггера 6, выход которого соединен со вторым входом входного элемента 7 И. Выход элемента 7 И подключен к единичному входу триггера 1.Устройство работает следующим образом.В исходном состоянии триггер 1 и счетный триггер 6 находятся в состоянии О. Нулевой потенциал с выхода триггера 1 поступает на первый вход логического элемента 2 ИЛИ, который выполняет функцию дизъенкции двух единичных сигналов. Синхронизируемые сигналы поступают через клемму 9 на нулевой вход триггера 1 и установочный вход счетного триггера 6,При отсутствии синхронизирующего импульса на клемме 8 с выхода логическото элемента 5 И - НЕ снимается потенциал 1, поступающий на первый вход схемы 3 совпадения и первый вход логического элемента 4 И - НЕ. На выходе схемы 3 совпадения и на клемме 10 устройства появляется потенциал О, который поступает на счетный вход счетного триггера 6, второй вход логического элемента 2 ИЛИ и на первый вход входного элемента 7 И, Таким образом, с выхода логического элемента 4 И - НЕ снимается потенциал 1.Синхронизируемый импульс, поступающий на клемму 9, опрокидывает триггер 1. Потенциал 1 с выхода триггера 1 через логический элемент 2 ИЛИ поступает на второй вход ло,гического элемента 4 И - НЕ. При этом на его выходе появляется потенциал О, который запирает логический элемент 5 И - НЕ. Поступающий затем на клемму 8 первый синхронизирующий импульс через открытую схему 3 совпадения проходит на клемму 10 устройства, счетный вход счетного триггера 6, первый вход входного элемента 7 И и поддерживает единичный уровень во время действия синхрони. зирующего импульса на втором входе логического элемента 2 ИЛИ. По окончании первого синхронизирующего импульса на выходе схемы 3 совпадения появляется единичный потен циал О и на выходе счетного триггера 6 устанавливается единичный потенциал, поступающий на второй вход входного элемента 7 И, Поступающий затем на клемму 8 второй синхронизирующий импульс, через открытую схе му 3 совпадения проходит на клемму 10 устройства, счетный вход счетного триггера 6 и через входной элемент 7 И перебрасывает триггер 1 в исходное состояние и поддерживает единичный уровень во время действия син 1 й хронизирующего импульса на втором входе логического элемента 2 ИЛИ.По окончании второго синхронизирующегоимпульса на выходе схемы 3 совпадения появляется потенциал О и счетный триггер 6 уста навливается в состояние О. Таким образом,по окончании двух синхронизирующих импульсов схема возвращается в исходное состояние, т. е. триггер 1 и счетный триггер 6 устанавливаются в состояние О, а на выходе логиче ского элемента 4 И - НЕ устанавливается потенциал 1.Формула изобретения Устройство синхронизации импульсов по з 0 авт. св, Мо 434581, отл и ч а ю щ ее с я тем, что,с целью формирования сдвинутых во времени парных синхронизированных импульсов, в него введен счетный триггер, счетный вход которого соединен с выходом схемы совпадений, вход сброса соединен со входом сброса триггера,а выход подключен к дополнительному входу триггера. 2, Устройство по п. 1, отличающееся тем, что триггер содержит входной элемент И,40 один вход которого является одним входом тритгера, а другой вход является дополнитель. ным входом триггера,